JPS647505B2 - - Google Patents
Info
- Publication number
- JPS647505B2 JPS647505B2 JP12841481A JP12841481A JPS647505B2 JP S647505 B2 JPS647505 B2 JP S647505B2 JP 12841481 A JP12841481 A JP 12841481A JP 12841481 A JP12841481 A JP 12841481A JP S647505 B2 JPS647505 B2 JP S647505B2
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- silver solder
- grahite
- plate
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005219 brazing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路装置のセラミツクス基板に
ろう付するリベツト型の集積回路装置用リードピ
ン（以下単にリードピンという）の製造方法に関
するものである。
ろう付するリベツト型の集積回路装置用リードピ
ン（以下単にリードピンという）の製造方法に関
するものである。
従来、この種のリードピンの製造方法は、第１
図に示す如くリードピン１の頭部２の付根に銀ろ
うリング３を嵌込み、この銀ろうリングを溶融し
て第２図に示す如くリードピン１′にするもので
あつた。
図に示す如くリードピン１の頭部２の付根に銀ろ
うリング３を嵌込み、この銀ろうリングを溶融し
て第２図に示す如くリードピン１′にするもので
あつた。
しかしながらこの方法では、銀ろうリング３を
１個ずつリードピン１に嵌め込むために、極めて
生産性の低いものであつた。
１個ずつリードピン１に嵌め込むために、極めて
生産性の低いものであつた。
本発明は上記実情に鑑みてなされたもので、リ
ードピン１の頭部２の付根に銀ろうの層を設けた
リードピンを能率よく作ることのできる製造方法
を提供せんとするものである。
ードピン１の頭部２の付根に銀ろうの層を設けた
リードピンを能率よく作ることのできる製造方法
を提供せんとするものである。
本発明は、１組のグラハイト板の下側にはリー
ドピン頭部と同径のめくら穴を設けた下部グラハ
イト板と該めくら穴と同芯上に貫通孔を設けた上
部グラハイト板を設け、下部グラハイト板のめく
ら穴に銀ろう片を入れ、上部グラハイト板の貫通
孔にはリードピン頭部を下向きにして挿入し、リ
ードピン頭部を、銀ろう片に当接させた状態で銀
ろう片を加熱溶融後リードピン頭部をめくら穴底
部に当接させリードピンの頭部付根に銀ろうを付
けることを特徴とするものである。
ドピン頭部と同径のめくら穴を設けた下部グラハ
イト板と該めくら穴と同芯上に貫通孔を設けた上
部グラハイト板を設け、下部グラハイト板のめく
ら穴に銀ろう片を入れ、上部グラハイト板の貫通
孔にはリードピン頭部を下向きにして挿入し、リ
ードピン頭部を、銀ろう片に当接させた状態で銀
ろう片を加熱溶融後リードピン頭部をめくら穴底
部に当接させリードピンの頭部付根に銀ろうを付
けることを特徴とするものである。
本発明に於いて、銀ろう片の上にリードピンの
頭部を下向きに載せる理由は、銀ろうを溶融した
際、リードピンの自重又は重もしを載せることに
より頭部を銀ろう中に沈みこめ頭部付根に銀ろう
が付くようにするためである。
頭部を下向きに載せる理由は、銀ろうを溶融した
際、リードピンの自重又は重もしを載せることに
より頭部を銀ろう中に沈みこめ頭部付根に銀ろう
が付くようにするためである。
本発明を一実施例にて説明すると、第３図に示
す如く直径１mm、深さ0.5mmのめくら穴４を多数
一定間隔に設けた下部グラハイト板５の穴４に、
直径0.5mm，長さ0.6mmの銀72％−銅28％合金より
成る銀ろう片６を入れ、次にこの下部グラハイト
板５の上に、直径0.6mmの貫通孔７を下部グラハ
イト板５のめくら穴４と同じ位置に設けた上部グ
ラハイト板８の貫通孔７に、頭部２の直径0.8mm、
厚さ0.15mm、足部９の直径0.45mm、長さ８mmのリ
ードピン１を逆さに入れた状態で、上部グラハイ
ト板８をめくら穴４と貫通孔７のセンターが一致
するように重ね、これを弱還元性雰囲気の炉にて
800℃に加熱して銀ろう片６を溶融し、第４図に
示す如く頭部２の付根に銀ろう６′を付けたリー
ドピン１″を得た。
す如く直径１mm、深さ0.5mmのめくら穴４を多数
一定間隔に設けた下部グラハイト板５の穴４に、
直径0.5mm，長さ0.6mmの銀72％−銅28％合金より
成る銀ろう片６を入れ、次にこの下部グラハイト
板５の上に、直径0.6mmの貫通孔７を下部グラハ
イト板５のめくら穴４と同じ位置に設けた上部グ
ラハイト板８の貫通孔７に、頭部２の直径0.8mm、
厚さ0.15mm、足部９の直径0.45mm、長さ８mmのリ
ードピン１を逆さに入れた状態で、上部グラハイ
ト板８をめくら穴４と貫通孔７のセンターが一致
するように重ね、これを弱還元性雰囲気の炉にて
800℃に加熱して銀ろう片６を溶融し、第４図に
示す如く頭部２の付根に銀ろう６′を付けたリー
ドピン１″を得た。
本発明によるリードピンの製作時間と従来の方
法よるリードピンの製作時間をリードピン1000本
について、比較測定したところ本発明による製作
時間が７分間であつたのに対し、従来の方法では
70分間を要した。
法よるリードピンの製作時間をリードピン1000本
について、比較測定したところ本発明による製作
時間が７分間であつたのに対し、従来の方法では
70分間を要した。
また第５図に示す如く上記実施例で得たリード
ピン１″をセラミツクス基板１０に100本セツト
し、ろう付け後の強さを測定したところ、接合強
さが全て５Kg以上で従来のリードピン１′と同等
に優れたものであつた。
ピン１″をセラミツクス基板１０に100本セツト
し、ろう付け後の強さを測定したところ、接合強
さが全て５Kg以上で従来のリードピン１′と同等
に優れたものであつた。
以上のことから判るように、本発明は従来の方
法のようにリードピンに銀ろうリングを嵌め込む
必要がないため作業が単純で極めて生産性の高い
ものであり、またセラミツクス基板とのろう付け
強さも従来の方法によるリードピンと同等の優れ
たリードピンを得ることができるので、従来の方
法にとつて代わる画期的なリードピンの製造方法
といえる。
法のようにリードピンに銀ろうリングを嵌め込む
必要がないため作業が単純で極めて生産性の高い
ものであり、またセラミツクス基板とのろう付け
強さも従来の方法によるリードピンと同等の優れ
たリードピンを得ることができるので、従来の方
法にとつて代わる画期的なリードピンの製造方法
といえる。
第１図及び第２図は従来の製造工程を示す断面
図、第３図及び第４図は本発明の製造工程を示す
断面図、第５図は本発明に係るリードピンをセラ
ミツクス基板にセツトした状態を示す断面図であ
る。 １″……本発明に係るリードピン、２……頭部、
５……下部グラハイト板、８……上部グラハイト
板、６……銀ろう片、６′……銀ろう、１０……
セラミツクス基板。
図、第３図及び第４図は本発明の製造工程を示す
断面図、第５図は本発明に係るリードピンをセラ
ミツクス基板にセツトした状態を示す断面図であ
る。 １″……本発明に係るリードピン、２……頭部、
５……下部グラハイト板、８……上部グラハイト
板、６……銀ろう片、６′……銀ろう、１０……
セラミツクス基板。
Claims (1)
- １ １組のグラハイト板の下側には、リードピン
頭部と同径のめくら穴を設けた下部グラハイト板
と、該めくら穴と同芯上に貫通孔を設けた上部グ
ラハイト板を設け、下部グラハイト板のめくら穴
に銀ろう片を入れ上部グラハイト板の貫通孔には
リードピン頭部を下向きにして挿入し、リードピ
ン頭部頭部を銀ろう片に当接させた状態で銀ろう
片を加熱溶融後リードピン頭部をめくら穴底部に
当接させリードピンの頭部付根に銀ろうを付ける
ことを特徴とする集積回路装置用リードピンの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841481A JPS5830148A (ja) | 1981-08-17 | 1981-08-17 | 集積回路装置用リ−ドピンの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841481A JPS5830148A (ja) | 1981-08-17 | 1981-08-17 | 集積回路装置用リ−ドピンの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830148A JPS5830148A (ja) | 1983-02-22 |
| JPS647505B2 true JPS647505B2 (ja) | 1989-02-09 |
Family
ID=14984170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12841481A Granted JPS5830148A (ja) | 1981-08-17 | 1981-08-17 | 集積回路装置用リ−ドピンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830148A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990064755A (ko) * | 1999-05-07 | 1999-08-05 | 홍성결 | 은이 부착된 헤딩 리드 핀의 제조방법 |
-
1981
- 1981-08-17 JP JP12841481A patent/JPS5830148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5830148A (ja) | 1983-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3860949A (en) | Semiconductor mounting devices made by soldering flat surfaces to each other | |
| JPH03230533A (ja) | バンプ電極の形成方法 | |
| JPS644668B2 (ja) | ||
| US11129241B2 (en) | Ceramic heating element with multiple temperature zones | |
| US2018073A (en) | Electrode or contact mechanism | |
| JPS647505B2 (ja) | ||
| JPH0526744Y2 (ja) | ||
| JP2001284800A (ja) | はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法 | |
| JPS5821429B2 (ja) | ハンドウタイシユウセキカイロノ セイゾウホウホウ | |
| JPH0158866B2 (ja) | ||
| JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
| JPS59105346A (ja) | Ａｇろう付きリ−ドピンの製造方法 | |
| JPS63119242A (ja) | 基板 | |
| JPS6020896B2 (ja) | ボンデイングツ−ル | |
| JPH0219964Y2 (ja) | ||
| JP2738070B2 (ja) | ダイボンディング方法 | |
| JPS6215991Y2 (ja) | ||
| JPS63308351A (ja) | ハンダバンプの形成方法 | |
| JP2567104Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS60124382A (ja) | スパ−クプラグ | |
| JP2000349193A (ja) | 配線基板へのピンの接合方法 | |
| JP2538394B2 (ja) | 半導体装置の製造方法 | |
| JPS5947851B2 (ja) | ろう付き電気接店の製造法 | |
| JPS61123160A (ja) | 半導体装置パツケ−ジのピン溶接法 | |
| JPS60150653A (ja) | 半導体装置 |