JPS645889Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、ワンチツプ・マイクロコンピユータ
等の集積回路素子が封入されてなる集積回路装置
に係り、特にワンチツプ・マイクロコンピユータ
の機能の評価が行なえるようなICパツケージに
関するものである。

最近のワンチツプ・マイコンでは、内蔵される
ROM，PLA及び入出力ボート等がユーザにより
選択できるようマスクオプシヨンになつせいる。
そのため、ワンチツプ・マイコンでは、実際の量
産に入る前に、マスクオプシヨンはなされていな
いが完成品とほぼ同一の評価用のチツプを製造し
ておいて、マスクオプシヨンになつている機能に
ついてはその部分の代りとなる所定の回路を外付
けして、各種ワンチツプ・マイコンの機能試験を
行なつて評価する必要がある。また、ユーザプロ
グラム等が書き込まれているROMについては、
通常マスクROMが形成されるが、少量生産品な
どでは上記評価時にプログラムのデバツグが行な
えるようEPROMとして内蔵することもある。

上記の様にして評価するためには、外付けする
場合は外付け用の外部端子等の導通手段が本来
ICパツケージに配列されている正規の外部端子
以外に設けておく必要があり、またEPROMを内
蔵する場合も、それへの書き込みのための導通手
段が必要である。

そこで本考案は上記問題点を解決するために、
基板表面に回路を集積したマスクオプシヨン部付
のマイクロコンピユータ素子がICパツケージに
封入されてなる集積回路装置において、該素子に
導通し、さらに、該ICパツケージの両側に規格
通りに配列され下方に向けてなる正規の外部端子
と、該正規の外部端子とは別に該素子の該マスク
オプシヨン部に導通する評価用外部端子とを有
し、該評価用外部端子は該正規の外部端子と異な
る部分から該正規の外部端子の外側に配列され下
方に向けてなることを特徴とする集積回路装置を
提供するものである。

以下本考案の一実施例を図面に従つて詳細に説
明する。

第１図及び第２図は本考案の一実施例である集
積回路装置の平面図及び側面図である。。

本実施例はワンチツプ・マイコン等の素子（図
示せず）を収容した42ピンのICパツケージPKG
で、42本の正規の外部端子RLがその形状や位置
（例えば第２図中のｌ）等が規格通りに配列され
ていて、さらに素子の機能評価時に利用される評
価用外部端子ELが別途設けられている。この様
な装置に評価用の素子を収容し、マザーボード等
に実装し、さらに評価用の外部端子ELを介して
所定の模擬のROM，PLA、入出力ボード等の回
路を実装して、各種の機能試験を行なう。

そして、上記の評価終了後、今度は完成した素
子を収容して、実際に集積回路装置として使用す
るが、その時は、例えば、評価用外部端子ELを
切断してマザーボードに実載するようにする。そ
の際、正規の外部端子RLは規格通りに配列され
ているので何ら支障はない。

本考案で重要な点は、評価用の素子を収容する
にしろ、完成された素子を収容するにしろ、いず
れの場合も同じICパツケージが利用できるとい
う点である。そのために正規の外部端子RLは、
規格通りに配列されている。

本考案の様にすれば、特に少量生産品の場合、
評価時のICパツケージ、マザーボード等が完成
品の場合と同じものが利用できるので、価格の面
で非常に有効である。

【図面の簡単な説明】

第１図，第２図は本考案の一実施例の平面図、
側面図である。 図中、PKG……ICパツケージ、PKG１……他
のICパツケージ、RL……正規の外部端子、EL…
…評価用の外部端子。

Claims (1)

1. 【実用新案登録請求の範囲】 基板表面に回路を集積したマスクオプシヨン部
   付のマイクロコンピユータ素子がICパツケージ
   に封入されてなる集積回路装置において、 該素子に導通し、さらに、該ICパツケージの
   両側に規格通りに配列され下方に向けてなる正規
   の外部端子と、 該正規の外部端子とは別に該素子の該マスクオ
   プシヨン部に導通する評価用外部端子とを有し、 該評価用外部端子は該正規の外部端子と異なる
   部分から該正規の外部端子の外側に配列され下方
   に向けてなることを特徴とする集積回路装置。