JPS6394731A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ０発明の概要 Ｃ９従来の技術 り１発明が解決しようとする問題点 Ｅ９問題点を解決するための手段 Ｆ１作用 Ｇ、実施例 Ｇ−１，実施例の概略構成（第１閃） Ｇ−２，概略動作説明（第２図） Ｇ−３，ＰＬＬ動作の具体例（第４〜６図）Ｇ−４，他
の実施例 Ｈ０発明の効果 Ａ、産業上の利用分野 本発明は、クロック再生回路に関し、特に、所謂サンプ
ルドサーポ信号のような時分割クロック成分に同期した
クロック信号をＰＬＬ構成により再生するクロック再生
回路に関する。

Ｂ９発明の概要 本発所は、クロック信号再生のためのＰＬＬ用クロック
パルス成分を含むサーボ信号が記録再生方向に沿って離
散的に記録された記録媒体を再生し、このＰＬＬ用クロ
ックパルス成分に基づいて連続的なクロック信号を再生
するクロック再生回路において、可変周波数発振回路か
らのパルス信号に基づいてＰＬＬ用クロックパルス成分
に対する位相誤差を検出するための位相誤差検出パルス
信号を得、この位相誤差検出パルス信号によりＰＬＬ用
クロックパルス成分を二分割し、これらの二分割された
パルス成分の各部の差に応じた位相誤差信号を求め、こ
の位相誤差信号により可変周波数発振回路の発振周波数
を制御することにより、微分回路を用いずに安定したＰ
ＬＬ動作を可能とするものである。

Ｃ１従来の技術 近年において、光学的あるいは磁気光学的な信号記録再
生方法を利用した光ディスクや光磁気ディスク等のディ
スク状記録媒体が開発され、市場に供給されつつある。

これらのディスク状記録媒体には、所謂ＣＤ（コンパク
ト・ディスク）等のようなＲＯＭ（リード・オンリ・メ
モリ）タイプの記録媒体や、ユーザ側で１回のデータ書
き込みが可能な所謂ライト・ワンス・タイプの記録媒体
や、光磁気ディスク等のようにデータの書き換え（所謂
オーバーライド）が可能な記録媒体等が知られている。

これらの各種記録媒体に対して統一的な記録フォーマッ
トを実現するための技術の一つとして、磁気ディスクの
分野のハード・ディスクにおける所謂セクタ・サーボと
同様に、ディスク上の同心円状あるいは渦巻き状のトラ
・ツクに、予め所定間隔おきあるいは所定角度おきにサ
ーボ信号を記録（所謂プリフォーマント）シておき、デ
ィスク回転駆動時にはこれらの離散的なサーボ信号をサ
ンプリングしホールドすることにより連続的なサーボ制
御を行わせるような、所謂サンプルド・サーボの技術が
提案されている。この場合上記サーボ信号は、所謂ピッ
トやハンプ等のような機械的な凹凸形状により記録形成
され、このサーボ信号によりフォーカス制御、トラッキ
ング制御、クロック制御及びトランクジャンプ・カウン
トの一種のトラバース・カウント制御等が行われるよう
になっている。

ところで、上述のように離散的なサーボ信号が記録形成
されて成る記録媒体を再生するに際しては、このサーボ
信号のクロックパルス成分（ＰＬＬ用）を検出して連続
的なクロック信号を再生する必要がある。この離散的な
ＰＬＬ用クロックパルス成分から連続的なクロック信号
を再生するための従来の回路について、第７図及び第８
図を参照しながら説明する。

第７図の入力端子２１には光学ピンクアップ・ヘッド等
からの再生ＲＦ信号が供給されており、この再生ＲＦ信
号の上記ＰＬＬ用クロックパルス成分は第８図Ａのよう
になっている。このＰＬＬ用クロックパルス成分を含む
再生ＲＦ信号は、アンプ２２を介して微分回路２３及び
比較回路２４に送られている。上記クロックパルス成分
の微分回路２３からの出力は、第８図Ｂのようになり、
この微分出力がゼロクロス検出回路２５により検出され
て、第８図Ｃに示すようなゼロクロス検出パルスが出力
される。このゼロクロス検出パルスは、アンドゲート２
６に送られて上記比較回路２４からの出力との論理積が
とられた後、乗算回路２７に送られている。乗算回路２
７からの出力は、ＬＰＦ　（ローパスフィルタ）２８を
介し、可変周波数発振回路であるＶＣＯ（電圧制御形発
振器）２９に送られ、このＶＣＯ２９らの出力が乗算回
路２７に送られている。このＶＣＯ２９からの出力クロ
ック信号を第８図りとするとき、乗算回路２７からの出
力は第８図Ｅのようになり、この第８図Ｅの直流レベル
が所謂位相誤差信号としてＬＰＦ２８により取り出され
、制御信号としてＶＣ０２９に送られることにより、Ｐ
ＬＬ動作が行われ、第８図ＡのＰＬＬ用クロックパルス
成分に同期した連続的なクロック信号（第８図Ｄ）が再
生されるようになっている。

Ｄ１発明が解決しようとする問題１点 ところで、上述のような従来のクロック再生回路におい
ては、次のような欠点がある。すなわち、先ず微分回路
を用でいることにより、再生ＲＦ信月の高域ノイズが強
調され、ＳＮ比の劣化が生じ易く、ノイズに対して誤動
作を起こし易い。次に、例えば温度変化による特性変動
等により、ゼロクロス検出パルスのパルス幅が変動スる
と、ＰＬＬのロック位相も動いてしまう。さらに、クロ
ック周波数が高くなると、ゼロクロス検出パルスの位置
精度が劣化し、正確に定まらなくなる。

これらの原因により、上記従来のクロック再生回路では
、ＰＬＬの安定性を高く保つことができない。

本発明は、このような従来の実情に鑑み、微分回路を用
いることなく、再生ＲＦ信号の離散的なＰＬＬ用パルス
成分に対して同期のとれた連続的なクロック信号を得る
ことができ、しかも安定したＰＬＬ動作が可能なクロッ
ク再生回路の提供を目的とするものである。

Ｅ１問題点を解決するための手段 本発明に係るクロック再生回路は、上述した目的を達成
するために、クロック信号再生のためのＰＬＬパルス成
分を含むサーボ信号が記録再生方向に沿って離散的に記
録された記録媒体を再生し、上記ＰＬＬパルス成分に基
づいて連続的なクロック信号を再生するクロック再生回
路において、制御信号に応じて発振周波数が変化し、ク
ロック信号となるパルス信号を出力する可変周波数発振
回路と、この可変周波数発振回路からのパルス信号に基
づいて、上記ＰＬＬパルス成分に等しい周期を有し該Ｐ
ＬＬパルス成分に対する位相誤差を検出するための位相
誤差検出パルスを出力する位相誤差検出パルス出力回路
と、上記ＰＬＬパルス成分を上記位相誤差検出パルスに
より二分割し、この二分割されたＰ　Ｌ　Ｌパルス成分
の一方と他方とを比較し、これらの各部の差に応した位
相誤差信号を出力して上記可変周波数発振回路に制御信
号として送る位相誤差検出回路とを具備して成ることを
特徴とするものである。

Ｆ０作用 微分回路を用いずに、位相誤差検出パルスによりＰＬＬ
パルス成分から直接的に位相誤差を検出しているため、
安定したＰＬＬ動作が可能となっている。

Ｇ、実施例 以下、本発明に係るクロック再生回路の一実施例につい
て、図面を参照しながら説明する。

Ｇ−１、実施例の概略構成　（第１図）第１図は、本発
明の一実施例となるクロック再生回路の概略構成を示す
ブロック回路図である。

この第１図のクロック再生回路によりクロック再生され
る記録媒体としては、例えば、クロック信号再生のため
のＰＬＬクロックパルス成分を含むサーボ信号が、記録
再生方向であるトラック方向等に沿って離散的にサーボ
信号が記録形成された所謂サンプルド・サーボ方式の光
ディスクや光磁気ディスク等を想定している。この場合
の光磁気ディスク等の記録媒体には、記録再生方向であ
るトランク方向等に沿って、サーボ信号領域とデータ領
域とが交互に所定間隔をもって形成されており、このサ
ーボ信号領域内に記録形成された所謂記録ピントにより
、トラッキング、フォーカシング、クロ、キング等の各
種サーボ制御を行わせるとともに、例えばトラックジャ
ンプ時のトラバース・カウントも行わせている。

先ず第１図の入力端子１には、上記記録媒体を再生する
光学ピンクアップ・ヘッド等からの所謂再生ＲＦ信号が
供給されている。この入力端子１からの再生ＲＦ信号は
、アンプ２を介し、イコライザ３を介して、位相誤差検
出回路４及びパターン判別回路５に送られている。ここ
で第２図Ａは、例えばイコライザ３からの再生ＲＦ信号
を示しており、上記サーボ信号領域の再生区間Ｔｓｖ内
には、サーボ信号として、例えばトラッキング用ピット
の再生パルスＰＡ１ＰＩ及びＰＬＬ用ビットの再生パル
スＰｃが得られている。本発明実施例においては、これ
らのパルスＰＡ、ＰＩ及びＰＣのうち、最後のパルスＰ
ｃをＰＬＬパルス成分として用いている。パターン判別
回路５は、上記各パルスＰＡ、ＰＲ及びＰＣから成るサ
ーボ信号のパターンを判別して判別出力を発生するもの
であり、後述するように、主として電源投入時等のサー
ボ動作開始時にＰＬＬ回路をロック状態に移行するため
に用いられる。

位相誤差検出回路４は、例えばアナログ乗算回路６とロ
ーパスフィルタ（ＬＰＦ）７とから構成され、ＬＰＦ７
からの出力は、所謂位相誤差信号として、可変周波数発
振回路であるＶＣＯ（電圧制御形発振器）８の周波数制
御端子に送られている。このｖｃｏｓからの出力が、ク
ロック信号として出力端子９から取り出される。また、
ＶＣＯ８からの出力は位相誤差検出パルス出力回路１０
に送られ、この回路１０からの出力パルスが上記アナロ
グ乗算回路６に送られている。ここで、位相誤差検出パ
ルス出力回路１０からの位相誤差検出パルスは、上記イ
コライザ３からの再生ＲＦ信号中のＰＬＬパルス成分で
あるパルスＰｃに対する位相誤差を検出するためのパル
スであり、このパルスＰｃの周期に略々等しいパルス周
期を有している。この位相誤差検出パルス出力回路１０
は、本実施例においては、カウンタ１１とデコーダ１２
とにより構成されている。

Ｇ−２，概略動作説明（第２図） 次に、上述した概略構成を有するクロック再生回路の概
略動作について、第２図を参照しながら説明する。

第２図Ａは、上述したようにイコライザ３からの再生Ｒ
Ｆ信号を示し、これに対して第２図Ｂは、ＶＣＯ８から
出力されるクロック信号を示している。この第２図にお
いては、−例として、サーボ信号の周期あるいはＰＬＬ
用パルスの周期を、第２図Ｂのクロックパルスのｎクロ
ッ９分としており、パルスＰｃの中心ににクロック目（
Ｑ＜ｋ＜ｎ）が位置するように位相ロック制御が行われ
るものとしている。このクロック信号に基づき、位相誤
差検出パルス出力回路１０は、第２図Ｃに示すような上
記にクロック目を中心とする正負のパルス波形の信号を
出力する。すなわち、位相誤差検出パルス出力回路１０
のカウンタ１１は、サーボ信号領域の再生区間Ｔ３ｖの
後縁にてクロックのカウント動作にリセットがかかり、
この時点からクロックパルスをカウントして、そのカウ
ント出力をデコーダ１２に送っている。デコーダ１２に
おいては、上記カウント出力に応じて、例えばｋをカウ
ントした時点（図中の一点鎖線）が正負のパルスの変化
点となり、この時点より前方に所定幅Ｔ０の正極性パル
スが、後方に同幅Ｔ。の負極−１２＝ 性パルスが現れるような第２図Ｃのパルス信号を出力す
る。この第２図Ｃのパルス信号と、イコライザ３からの
再生ＲＦ信号（第２図Ａ）とがアナログ乗算回路６に送
られて乗算され、第２図りに示すような乗算出力が得ら
れる。この乗算出力は、ＬＰＦ７に送られ、第２図Ｅに
示すような位相誤差出力となってＶＣＯ８の制御端子に
送られる。

ここで、ＬＰＦ８としては、第３図に示すような構成の
回路を想定しており、このため第２図りの入力に対する
位相誤差出力の極性が反転している。

すなわち第３図に示すＬＰＦ　（ローパスフィルタ）は
、演算増幅器ＯＰの反転入力側に入力抵抗Ｒ，を接続し
、この演算増幅器ＯＰの負帰還路に抵抗Ｒ２とコンデン
サＣ０との直列接続回路を挿入接続して成るものである
。

ところで、電源投入時等のサーボロックがかかる以前に
おいては、ＶＣＯ８は自走周波数で発振しており、パル
ス出力回路１０のカウンタ１１のカウント基準位置も定
まっていない。このため、パターン判別回路５を用いて
、上述したサーボ信号領域を再生したときに特徴的に得
られるパルス信号ＰＡ、Ｐ、及びＰ、から成る信号パタ
ーンを識別し、サーボ信号の位置を検出している。そし
て、サーボ信号領域の後縁にて、第２図Ｆに示すような
パターン検出パルスを出力して上記カウンタ１１をリセ
ットあるいはゼロクリアし、この時点からにクロックを
カウントした時点が正負パルスの中心となるようにデコ
ーダ１２を制御することにより、第２図Ｃのパルスの中
心が上記ＰＬＬ用クロックパルスＰＣの中心位置に位置
するようにしている。このようにして一旦ＰＬＬのロッ
ク状態に移行すると、第１図の入力端子１６にスイッチ
切換制御信号が入力され、パターン判別回路５の出力側
のスイッチ１５がオフ（遮断）される。

すなわち、ＰＬＬのロックがかかった状態では、ＰＬＬ
用クロックパルスＰｃのみを基準として■ＣＯ８におけ
るクロックの発振動作を制御すればよいから、パターン
判別回路５からの判別出力によりカウンタ１１のリセッ
ト（ゼロクリア）動作を停止ヒさせている。

Ｇ−３，ＰＬＬ動作の具体例（第４図〜第６図）次に、
上記回路構成におけるＰ　Ｌ　Ｌ動作の具体例について
、第４図乃至第６図を参照しながら説明する。

先ず、上記ＰＬＩ、用クロックパルスＰ。に対するクロ
ック信号の位相が一致しているときには、第４図に示す
ように、クロック信号（第４図Ｂ）のにクロノクロの立
上り時点がパルスＰ。（第４図へ）の中心位置（一点鎖
線）に一致している。

デコーダ１２からの上記位相誤差検出パルスは、第４図
Ｃに示すように、上記にクロノクロの立上りを中心とし
て、前方に例えばパルス幅Ｔ。が２クロック分で単位正
極性（＋１）のパルスＰ。１が存在し、後方に同パルス
幅Ｔ。が２クロ・ツク分で単位負極性（−１）のパルス
Ｐ−，が存在している。

これは、デコーダ１２において、カウンタ１１からのカ
ウント出力かに−２となった時点で上記正極性パルスＰ
。１を立上げ、カウント出力がｋとなった時点で上記正
極性パルスＰ。、から上記負極性ハＪＬ／スＰ−，に切
り換えて、カウント出力かに＋２となるまで該負極性パ
ルスＰ、を持続するような動作を行わせればよい。この
第４図Ｃの位相誤差検出パルスと上記パルスＰｃとの乗
算出力は、第４図りに示すように、上記パルスＰ４１に
よりパルスＰ。の前半部分が同極性側に取り出され、上
記パルスＰ−，によりパルスＰ、の後半部分が逆極性側
に取り出される。この第４図りの信号をＬＰＦ７　（例
えば第３図参照）に送ることにより、第４図Ｅに示すよ
うな位相誤差検出信号が得られる。

この第４図においては、上記パルスＰ。、及びパルスＰ
−，により上記ＰＬＬ用パルスＰ、が丁度１／２ずつ取
り出されるから、第４図Ｅの位相誤差検出信号は、上昇
分と降下分とが等しくなって最終的に基準レベル（例え
ば０）となり、■ＣＯ８の発振周波数は現在の値を保持
する。

次に、第５Ｍに示すように、１−記ＰＩ、Ｌ用パルスＰ
Ｃに対して上記クロ、り信号の位相が進んだ場合、すな
わち時間軸−して、パルスＰＣの中心位置に対してクロ
ック信号の上記にクロノクロの立上りが前方向にΔｔ１
だけずれた場合には、このずれた位置を境界として上記
ＰＬＬ用パルスＰＣが前半部分と後半部分とに区分され
、それぞれ正極性側と負極性側に取り出されることによ
り、上記アナログ乗算回路６からは第５図りに示すよう
な乗算出力が得られる。この乗算出力は、負側の面積が
小さく正側の面積が大きくなるため、第３図のようなＬ
ＰＦ７を介すことにより、第５図Ｅに示すように上昇分
よりも下降骨が大きくなって、最終的に基準レベルより
もΔｅ１だけ低い（基準レベルを０とするとき一Δｅ１
の）位相誤差出力となる。この位相誤差出力が上記ＶＣ
Ｏ８に制御信号として送られることにより、発振クロッ
ク周波数が僅かに低下するように制御され、ｋクロ、り
目が上記パルスＰｃの中心に一致するような制御が行わ
れる。

これに対して、上記Ｐ　Ｌ、　Ｌ、用パルスＰ、に対し
て上記クロック信号の位相が遅れた場合、すなわら第６
図に示すように、パルスＰ。の中心位置に対してクロ、
り信−号の上記にクロック１］の＼冗トリが後方向にΔ
ｔ２だけずれた場合には、上記アナログ乗算回路６から
の乗算出力は、第６図りに示すように、負側の面積が正
側の面積より大きくなるため、上記ＬＰＦ７からの出力
は第６図Ｅに示すように上昇分が下降分より大きくなり
、最終的に基準レベルよりもΔｅ２だけ高い位相誤差出
力、すなわち、基準レベルをＯとするとき＋Δｅ２の位
相誤差出力が得られる。この位相誤差出力により、上記
ｖｃｏｓの発振クロック周波数が僅かに上昇し、上記に
クロック目が上記パルスＰ、の中心に一致するような制
御が行われる。

Ｇ−４，他の実施例 ところで、上記第４図乃至第６図の各Ｃに示すような位
相誤差検出パルスを用いる代わりに、上記各パルスＰ。

いＰ−、に対応する互いに同し極性（例えば正極性）の
２つのパルスを用い、これらのパルスにより上記ＰＬＬ
用パルスＰ、をゲート制御して上記前半部及び後半部を
取り出すようにしてもよい。また、位相誤差の検出につ
いては、アナログ的に行わなくとも、例えば上記パルス
の前半部及び後半部の時間幅をディジタル的にカウント
しこれらの差を演算処理して求めることにより検出して
もよい。この他、本発明は上記実施例のみに限定される
ものではなく、本発明の要旨を逸脱しない範囲において
種々の変更が可能であり、例えば、上記サーボ信号領域
のピント構成等には種々のものが考えられる。

Ｈ６発明の効果 本発明に係るクロック再生回路によれば、位相誤差検出
パルスによりＰＬＬパルス成分を二分し、これらの各部
を互いに比較することで、クロック信号に対する位相誤
差を直接的に検出することができ、微分回路を用いる必
要が無く、ＳＮ比上で有利であり、安定したＰＬＬ動作
が可能となっている。また、ゼロクロス検出等を行って
いないため、温度特性でパルス幅が変動しロック位相が
ずれるような欠点が回避できる。さらに、ＰＬＬ用クロ
ックパルス成分の上記二分した各部については、これら
各部の面積を互いに比較することにより、ＰＬＬパルス
成分のピーク電圧が変動しても位相誤差の検出感度の変
動が無く、安定したクロック信号再生が行える。

【図面の簡単な説明】

第１図は本発明の一実施例としてのクロック再生回路を
示すブロック回路図、第２図は第１図の回路の概略的な
動作を説明するためのタイムチャート、第３図は第１図
中のＬＰＦ　（ローパスフィルタ）の具体例を示す回路
図、第４図乃至第６図はＰＬＬ動作の具体例を説明する
ためのタイムチャート、第７図は従来のクロック再生回
路の一例を示すブロック回路図、第８図は第７図の回路
の概略的な動作を説明するためのタイムチャートである
。 １・・・入力端子 ４・・・位相誤差検出回路 ５・・・パターン判別回路 ６・・・アナログ乗算回路 ７・・・ＬＰＦ　（ローパスフィルタ）８・・・ＶＣＯ
＜電圧制御形光振器） ９・・・出力端子

Claims (1)

1. 【特許請求の範囲】 クロック信号再生のためのＰＬＬパルス成分を含むサー
   ボ信号が記録再生方向に沿って離散的に記録された記録
   媒体を再生し、上記ＰＬＬパルス成分に基づいて連続的
   なクロック信号を再生するクロック再生回路において、 制御信号に応じて発振周波数が変化し、クロック信号と
   なるパルス信号を出力する可変周波数発振回路と、 この可変周波数発振回路からのパルス信号に基づいて、
   上記ＰＬＬパルス成分に等しい周期を有し該ＰＬＬパル
   ス成分に対する位相誤差を検出するための位相誤差検出
   パルスを出力する位相誤差検出パルス出力回路と、 上記ＰＬＬパルス成分を上記位相誤差検出パルスにより
   二分割し、この二分割されたＰＬＬパルス成分の一方と
   他方とを比較し、これらの各部の差に応じた位相誤差信
   号を出力して上記可変周波数発振回路に制御信号として
   送る位相誤差検出回路とを具備して成るクロック再生回
   路。