JP3922125B2

JP3922125B2 - クロック抽出回路および情報記録再生装置

Info

Publication number: JP3922125B2
Application number: JP2002215338A
Authority: JP
Inventors: 博巳本間
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-08-02
Filing date: 2002-07-24
Publication date: 2007-05-30
Anticipated expiration: 2022-07-24
Also published as: JP2003115174A

Description

【０００１】
【発明の属する技術分野】
本発明は周期的にウォブルされたトラックが形成されたディスクから情報を再生あるいは記録するディスク装置に好適であり、特にウォブル情報から同期クロックを抽出する回路の安定性改善と高速引込み性改善に関する。
【０００２】
【従来の技術】
近年の半導体プロセス技術の進歩、インターネット技術の進歩およびデータ通信容量の拡大などにより個人で膨大なデータを扱う場面が増えてきた。これに伴ってデータストレージ分野では、単位面積あたりの記録密度を出来るだけ向上させ、さらに高速なデータ転送レートを確保するための技術開発が、特に光ディスク、ＨＤＤ分野において盛んである。
【０００３】
従来の光ディスク装置、特に光磁気ディスクは、ディスク回転数を一定にして駆動するＣＡＶ方式(Constant Angular Velocity )が採用されていた。ＣＡＶ方式では半径が大きいほど光ヘッドに対する媒体の線速度が早くなるため、記録密度が半径位置によって異なってしまい、記録密度を一定にすることができない。
【０００４】
これに対して常に線速度を一定に保つＣＬＶ方式(Constant Linear Velocity)では、記録密度が一定となり、ディスク１枚に収められる情報量は最大となる。しかし、半径位置によってスピンドル回転数を変化させる必要があるため、ＣＡＶ方式のような高速アクセスが出来ないという問題点がある。
【０００５】
最近、記録可能でかつＲＯＭドライブで再生可能なディスク装置が考案された。これにはグルーブトラックのカッティング時に半径方向にウォブリングしたウォブルトラック方式のディスクが用いられる。従来の物理アドレス情報（プリピット）をウォブリング情報の中に埋め込むことで、ＲＯＭとの互換性が確保でき、ブロック単位の記録が可能となる。さらには、記録クロックをこのウォブル情報から安定かつ低ジッタで生成することができれば、ロスなくデータの書き換えが可能となる。ウォブル情報を用いてスピンドルを制御することで、ＣＬＶ制御が実現できるが、ＣＡＶ制御でもＣＬＶディスク情報の再生が可能となる。
【０００６】
ところで、隣接するマークの影響あるいは記録済み領域の情報マークの影響によってウォブル信号には多くのノイズ成分が混入してしまう。ウォブル信号は、記録マーク長よりもかなり長い周期を持たせており、フィルタリング処理をすることによって大抵のノイズ成分は除去可能である。通常、フィルタリング処理後のウォブル信号からＰＬＬ回路によって逓倍クロックを生成する。このクロックによって記録を行うわけであるが、記録中にＰＬＬロックがはずれた場合にはその領域の再生が困難になるため、記録中のＰＬＬロックの安定性はかなり堅牢にする必要がある。そのため、通過帯域を制限したＢＰＦ(Band Pass Filter)によってノイズ除去を行っている。
【０００７】
一方、通常ディスクではデータ領域の最内周と最外周との半径比はおおよそ２倍である。スピンドル回転数が急激に変化できないことを考慮すると、最内周から最外周にシークした場合、ウォブル周波数は、約２倍に変化する。また、最外周から最内周にシークした場合、ウォブル周波数は、約１／２倍に変化する。ＣＬＶディスクをＣＡＶで再生する場合には、ウォブル信号ＳＮＲ(Signal to Noise Ratio)確保のためのＢＰＦの通過帯域は上記の周波数をカバーできるように設定しなければならない。ＣＬＶ制御をしている場合でもウォブルＰＬＬがシーク直後にＰＬＬロックすれば、スピンドル回転数制定まで待たなくても記録再生動作が開始でき、ドライブ装置全体のスループットが大きく向上する。従って、ＢＰＦの通過帯域は広めに取っておく必要がある。
【０００８】
ＰＬＬ安定性を確保するために、狭帯域のＢＰＦを用いることが有効である。しかし、中心周波数固定でＢＰＦの通過帯域を狭くするとウォブル周波数が変化した時に、ウォブル情報が得られなくなるという問題がある。
【０００９】
これに対して、図１５には特開平６−４９９２号公報に開示されたクロック同期回路を示す。この回路においては、デジタルで構成したＢＰＦ６１にウォブル信号を通過させ、ＰＬＬ６２によって生成したクロックに同期させてＢＰＦ６１を動作させることにより、ＢＰＦ６１の通過帯域をウォブル信号のキャリア周波数に追従させている。これによって狭通過帯域でかつディスク全領域でウォブル信号を検出することが可能となる。この発明は主にスピンドルのＣＬＶ制御にウォブル情報を用いたものである。
【００１０】
また、特開平１１−８６４１７号公報に開示されているように、ディスク半径位置によって発振周波数が制御されるＰＬＬ出力を用いてＢＰＦの中心周波数を制御する方法も知られている。これによって上述の特開平６−４９９２号公報と同様な効果が得られる。
【００１１】
また、図１６にその構成を示すように、特開平２０００−１１５３２号公報においては、スイッチトキャパシタで構成したＢＰＦであるＳＣＦ６１ｄの入出力の位相差を検出し、位相差出力の低域成分に基づく発振出力をＶＣＯ６２４で生成する。この発振出力をＳＣＦ６１ｄの制御信号とする方法によって帯域幅を一定にしたまま通過帯域を変更できる。これによって上述の特開平６−４９９２号公報と同様な効果が得られる。
【００１２】
これらの技術では、確かにディスクの内周から外周に溝に沿ってシーケンシャルに記録再生する場合には良好にウォブル信号を抽出することができる。しかし、通常のドライブ動作では、シークが頻発して、ウォブル周波数が瞬時に大きく変化する場合が多々ある。このような場合、上述の方法だけではＢＰＦからはウォブル信号がほとんど出力されないことになる。
【００１３】
これに対して特開平１１−８６４１７号公報では、周波数引込み時にＢＰＦの中心周波数をスイープさせる方法が開示されている。
【００１４】
また、特開平２０００−１１５３２号公報でも同様に、周波数引込み時にＢＰＦの通過帯域を段階状に少しずつスイープする方法が開示されている。
【００１５】
【発明が解決しようとする課題】
しかし、これらの方法では、周波数引込みするまでに多くの時間がかかりドライブ装置のスループットが低下してしまうという問題がある。
【００１６】
そこで、本発明は、信号品質が低下したウォブル信号からでも安定にクロック信号を抽出できかつ、ロングシーク時のウォブル周波数ずれから高速に周波数引込みおよび位相引込みを実現するクロック抽出回路及びこれを使用した高速転送レートのドライブ装置を提供することを課題としている。
【００１７】
【課題を解決するための手段】
上記の課題を解決するための本発明のクロック抽出回路においては、周波数引込み時と位相追従時で異なる帯域幅のフィルタを設け、周波数検出器で生成した周波数情報によりＶＣＯの中心周波数を変更する。位相追従時の狭帯域フィルタで信号のＳＮＲを稼ぐことでＰＬＬの安定性を確保できる。また、周波数引込み時には広帯域フィルタ出力を用いて入力周波数を検出しＶＣＯ中心周波数を変更することで高速な引込み動作が確保できる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の第１の実施の形態のクロック抽出回路のブロック図である。図１によると、入力は、Ａ／Ｄ変換器６０によってサンプリング後、狭帯域フィルタ６１ａに入力される。狭帯域フィルタ６１ａは入力信号に含まれている情報帯域のみを通過させるような帯域通過フィルタが望ましいが、重畳しているノイズの周波数特性により低域通過フィルタ、低域阻止フィルタでも置き換えることが可能である。ＰＬＬ６２は、狭帯域フィルタ６１ａの出力を受けて位相同期ループを形成することで入力信号に同期したクロックを生成する。また、ＰＬＬ６２から周波数に相当する情報、例えば同期クロック情報をもとに、狭帯域フィルタ６１ａを動作させることで、フィルタの通過帯域を制御させることが可能である。つまり入力信号の周波数が変動してもそれに追従するように通過周波数帯域が変化する。
【００１９】
Ａ／Ｄ変換器６０には、量子化ビット幅１ｂｉｔのスライサも含まれる。Ａ／Ｄ変換器６０のサンプリングクロックは、ＰＬＬ６２の出力クロックを用いても良いが、周波数固定の例えば水晶クロックを用いても良い。ただし、周波数固定のクロックを用いる場合、Ａ／Ｄ変換器６０の後ろに位相を補正するための補間器が必要となる。
【００２０】
本発明を光ディスクのウォブルクロック抽出に用いる場合には、狭帯域フィルタ６１ａは、できるだけウォブル信号のＳＮＲを稼ぐため、例えば通過帯域をウォブル周波数に対して±１０％程度に設定する。アナログ回路で実現する場合には、Ａ／Ｄ変換器６０は不用であり、インピーダンスあるいはキャパシタンス値によりフィルタ定数を設定することになるが、かなりの精度が必要となるため、デジタルフィルタを用いるのが望ましい。
【００２１】
狭帯域フィルタ６１ａの出力を用いて位相追従を行ことによって、ＰＬＬの安定性が確保できる。特に記録用同期クロックをウォブル信号から抽出する場合には、ＰＬＬとして高安定性と高追従精度が要求される。一般に高い安定性と早い引込み動作とは相反するが、本発明では、入力されたウォブル信号の周波数が大きくずれた場合のために、外部から与える周波数情報とタイミング信号によってＰＬＬ６２内部のＶＣＯ発振周波数を瞬時に切り替える。与える周波数情報が正しければ、高速な周波数引込み動作が実現可能である。
【００２２】
図１のようにデジタル回路で構成した場合、デジタルＢＰＦで狭帯域フィルタを構成することは容易である。しかし、ＢＰＦの動作クロックに対して極端に低い周波数帯域のＢＰＦを構成すると、回路規模が大きくなりかつ乗算器の精度もかなり高くしなければならない。
【００２３】
一方、アナログ信号をデジタル処理するためには、サンプリング定理により、入力信号周波数の２倍以上でサンプルした情報を回路に入力する必要がある。しかし、２倍サンプル動作の場合にはデジタル位相比較器で位相情報を満足に出力することができない。また、奇数倍サンプル動作では、立ち上がり、立下り両エッジの位相情報を生成するために回路的な工夫が必要となる。さらに上述したように高い倍率でサンプルした情報を入力することが回路の制約で困難となる。すなわち、入力信号周波数の４倍、６倍、８倍程度までが理想的なフィルタ動作周波数となる。
【００２４】
図２は、本発明の第１の実施の形態によるクロック抽出回路を構成するＰＬＬ回路６２の構成例のブロック図である。位相比較器６２１は、同期クロックと狭帯域フィルタ出力との位相情報を生成し、位相情報はループフィルタＬＰＦ６２２によって平均化される。ループフィルタＬＰＦ６２２出力は、Ｄ／Ａ変換器６２３によってその周波数情報がアナログ値として出力され、電圧制御発振器６２４の発振周波数を制御する。発振器出力は、前段ブロックの同期クロックとしても利用される。Ｄ／Ａ変換器６２３を用いずに完全なデジタルＶＣＯで構成することも可能である。
【００２５】
周波数検出器出力は、ＬＰＦ６２２に入力されて、周波数セット信号（タイミング信号）によってＬＰＦ６２２の出力は瞬時に切り替えられる。これによってＶＣＯ６２４の中心周波数も瞬時に切り替わることになる。
【００２６】
デジタルＰＬＬ回路の各ブロックの構成は公知の技術なので説明を省略する。
【００２７】
図３は、第２の実施の形態のクロック抽出回路の構成例のブロック図である。狭帯域フィルタ６１ａの通過帯域を決定する情報として外部から与える周波数情報を用いている点に特徴がある。この構成により、第１の実施の形態と同様に帯域フィルタの通過帯域を入力信号のキャリア周波数に一致させて追従動作させることが可能である。
【００２８】
図４は、第３の実施の形態を示すクロック抽出回路の構成例のブロック図である。狭帯域フィルタ６１ａよりも広い通過帯域をもつ広帯域フィルタ６１ｂによって入力信号をフィルタリングし、周波数検出器６３によって入力信号の周波数情報を生成する点が上述実施の形態とは異なる。この周波数情報によりＰＬＬ６２のＶＣＯ中心周波数を制御する。
【００２９】
光ディスクにおけるウォブル信号の場合、光ヘッドが最内周から最外周へあるいは最外周から最内周へロングシークした場合を考慮して、例えば、広帯域フィルタ６１ｂの通過帯域をウォブル周波数の５０％から２００％程度に設定する。入力したウォブル信号の周波数を検出するだけならば通過帯域を広げても正確に周波数情報を検出することが可能である。これによって外部から周波数情報を与えなくとも周波数検出が可能となる。
【００３０】
図５は、第３の実施の形態のクロック抽出回路を構成する周波数検出器６３の構成例のブロック図である。広帯域フィルタ出力は、ヒステリシスコンパレータ６３１に入力されて１ｂｉｔ情報に変換される。この情報はエッジ検出器６３２に入力後、ゲート生成回路６３５で生成したゲート期間だけ、カウンタ６３３でエッジの数を計測する。ゲート生成回路６３５は、固定周波数クロックで動作させことによりゲート長は既知となる。すなわち、基準の時間内の周期が計測できるため周波数値に変換することが可能である。
【００３１】
図６は、第４の実施の形態のクロック抽出回路のブロック図である。第３の実施の形態で示した狭帯域フィルタ６１ａと広帯域フィルタ６１ｂとを一つの帯域可変フィルタ６１ｃで構成している点が特徴である。デジタル回路で構成したフィルタ回路の場合、タップ係数を変更することで周波数特性を変更することは容易である。そこで周波数引込み時は、帯域切換信号によってフィルタを広帯域に設定し、周波数検出器６３により周波数を検出する。
【００３２】
周波数値をＶＣＯにセット後、帯域切換信号によりフィルタを狭帯域に設定し、位相同期ループを動作させる。これによってより小さなフィルタ回路構成でＰＬＬ安定性と引込み速度向上が実現できる。
【００３３】
図７は、帯域可変フィルタ６１ｃの構成例のブロック図である。例えばＢＰＦ６１１を一般的な２次ＩＩＲフィルタ２段構成でフィルタを構成した場合、１０個のタップ係数が必要である。このタップ係数を狭帯域用と広帯域用の２種類をあらかじめ与えておいて、周波数特性切換信号によってセレクタ６１２を制御して切り替えることによって構成することが可能である。
【００３４】
クロック抽出回路入力からＰＬＬ入力までの経路の遅延によって、クロック抽出回路入力とＰＬＬ出力クロックの位相差が、入力周波数に依存して変化することがある。ＣＡＶ光ディスクのウォブル信号から記録用の同期クロックを生成する場合、半径位置によってウォブル周波数は異なるため、記録位相がずれてリンキング精度を確保できなくなる。従って、このような場合、クロック抽出回路入力とＰＬＬ出力クロックとの位相ずれをできるだけ０にすることが望まれる。
【００３５】
図８は、第５の実施の形態を示すクロック抽出回路のブロック図であり、上記課題が解決できる。すなわち、ＰＬＬ内部の発振周波数情報によって位相補正量を算出する位相補正量算出器６４を設け、この出力により位相シフタ６５を動作させてＰＬＬ６２出力クロックの位相を補正することで、入力周波数に依存した位相ずれ（位相差）が補正できる。位相補正量算出器６４の入力周波数値から出力位相補正量への変換は、例えば１次関数が実用的である。
【００３６】
図９は、第６の実施の形態を示すクロック抽出回路のブロック図である。位相同期ループ機能あるいは周波数引込み機能は第３の実施の形態と同様である。差異はロック検出器６６にある。
【００３７】
ロック検出器６６は、狭帯域フィルタ６１ａ出力あるいは位相比較出力などのＰＬＬ６２の内部信号を用いてＰＬＬループがロックしているか否かを判断し、アンロック状態の場合には周波数検出器６３の出力を用いてＰＬＬ６２の中心周波数を切り替える。これによって例えばＣＰＵなどで生成するＶＣＯ中心周波数をプリセットするための外部タイミング信号が不用となる。
【００３８】
ＰＬＬ６２内部の位相誤差量より位相誤差がどの程度であるのかがわかる。この位相誤差の絶対値が例えばπ／２以下であるという条件によって、ある程度のロック検出が実現できる。しかし、この条件だけでは、例えばデジタル回路で一般に用いられる振幅情報を用いた位相比較器の場合には、不都合が生じる。すなわち、入力信号周波数が狭帯域ＢＰＦ６１ａの通過帯域から外れた場合、ＰＬＬ６２の入力振幅が０に近づく。そうすると位相比較器出力も０に近づき、ロックしていないにもかかわらずロック誤検出してしまうことになる。これを防ぐためには、入力振幅が例えば理想振幅の１／４以上であるという条件を付加する必要がある。
【００３９】
図１０は、ロック検出器６６の構成例のブロック図である。例えば、ＰＬＬクロックがウォブル周波数の４逓倍である場合を考える。この場合、ウォブル信号を同期したクロックでサンプルすると、立ち上がりエッジ、振幅最大値、立下りエッジ、振幅最小値、の繰り返しとなる。従って、連続するサンプル情報からコンパレータ６６２および論理演算器６６３，６６４を用いて、立ち上がりエッジ信号Ｌおよび立下りエッジ信号Ｔを生成する。このエッジ信号と３ｂｉｔレジスタ６６６および組み合わせ回路６６５によってシーケンサを構成して１周期分正しくサンプルできた場合のみカウンタ６６７をカウントアップする。
【００４０】
カウンタ６６７のカウント値がＮ以上になった場合、すなわちウォブルＮ周期分が正確に検出できた場合にロック信号を出力する。
【００４１】
図１１は、ロック検出器の動作例を示すタイミングチャートである。ここではＮ＝４に設定していある。状態Ｓは１→２→３→４→１→２→・・の順に遷移し、ロック外れの場合には０に遷移する。Ｓ＝４ごとにカウントアップして４以上でロック信号を出力する。
【００４２】
図１２は、第７実施の形態を示す情報記録再生装置の構成例のブロック図である。図１２には光ディスク記録再生装置を示しているが、磁気ディスク装置でも同期クロック抽出として用いることが可能である。図１２によると、光ヘッド１によって集光されたレーザー光は回転しているディスク媒体１１に照射される。集光されたピームスポットは、図示していないフォーカスサーボ機構によって、焦点がディスク媒体のデータ層に一致するように制御される。ディスク媒体１１には案内溝が形成されており、図示していないトラックサーボ機構によって、ビームスポットが常に情報トラックを追従するように制御される。ディスク媒体上にはトラックに沿って微小な情報マークが形成してあり、ＲＯＭディスクおよび相変化ディスクなどでは明暗信号として情報マークの読出しが可能である。ディスク面で反射されたレーザー光は、ヘッド内の分割ディテクタに照射される。ディテクタ出力の一つである再生信号は、２値化回路２に入力されて“０”あるいは“１”に判別された後、デコーダ回路３に入力される。同時に図示していないＰＬＬ回路によって再生信号に同期したクロックを生成し、後段ブロックのデジタル回路に共通に入力される。
【００４３】
通常、ディスクには記録情報を特殊な変調符号（例えばＥＦＭ変調や（１，７）変調）により変調した情報が記録されるが、読出し時にはこれを復調する必要がある。デコーダ３では、この復調処理を主に行う。光ディスクでは、読み出した情報の信頼性を上げるため、記録時に冗長データを付加して読出し時に誤り訂正処理を行っている。デコーダ３の出力は光ディスクコントローラ(Optical Disk Controller; ODC)１２内でこの誤り訂正処理を行う。
【００４４】
ＣＤ−Ｒ／ＲＷやＤＶＤ−Ｒ／ＲＷでは、トラックの案内溝を蛇行（ウォブル）させたウォブルトラックを採用している。このウォブルの周波数は、トラッキングアクチュエータの追従可能周波数よりも高い領域に設定してある。これによって分割ディテクタの差信号は、トラッキングエラー信号として利用できるが、トラッキング追従後は、ウォブル信号を得ることができる。
【００４５】
ウォブル周波数は、記録情報の周波数帯域よりも低い領域に設定することによって、再生信号からの漏れ込みあるいは再生信号への漏れ出しを帯域分離することにより削除することができる。クロック抽出回路６では、このウォブル信号よりウォブル信号周波数の逓倍の同期クロックを生成する。ウォブル周波数が大きく変化するようなロングシークの場合には、クロック抽出回路は、周波数の引込み動作をする必要がある。このため、シーク終了タイミングに相当するタイミング信号(図示せず)がＯＤＣ１２からクロック抽出回路６に入力されている。
【００４６】
ところで、通常、ウォブル信号中には部分的に位相変調あるいは周波数変調がなされていてアドレス情報が埋め込まれている。クロック抽出回路６によるＰＬＬクロックとウォブル信号をもとに２値化するのがウォブル検波回路４である。
【００４７】
ウォブルの２値化情報をもとに物理アドレス情報を生成するのがアドレスデコーダー５である。この物理アドレスは、ＯＤＣ１２に入力されてシークあるいは記録ゲートタイミング生成などに用いられる。
【００４８】
クロック抽出回路６で生成したＰＬＬクロックは、同時にスピンドル回転制御部９に入力されて、ウォブルＰＬＬクロックが一定の周波数になるようにスピンドル１０の回転制御がなされる。これによってＣＬＶ制御が実現できる。もちろんクロック抽出回路６が常にロックしていれば、ＣＡＶモードでディスクを回転させることも可能である。
【００４９】
ところでウォブルＰＬＬクロックは同時にＬＤパワー制御部７および記録データエンコーダー８に入力される。記録データは、エラー訂正用の冗長コードがＯＤＣ１２によって付加された後、記録データエンコーダー８によって変調される。変調データは、ＬＤパワー制御部７によってレーザー発光パワーに変調される。高いパワーのレーザー光の照射を受けたディスク媒体面は、局所的に温度が上がることで、物性的な変化を引き起こす。これによって微小なマークが媒体面上に形成される。
【００５０】
図１３は、第８の実施の形態の情報記録再生装置の構成例のブロック図である。ＬＤパワー制御器７のＬＤパワー値がウォブルＰＬＬ６からのウォブル周波数情報を用いて決定されている点が上述の実施の形態と異なっている。これは、後述するクロック抽出回路６にウォブル周波数／パワー変換機能を持たせることに起因する。
【００５１】
図１４は、第８の実施の形態の情報記録再生装置を構成するクロック抽出回路６の構成例のブロック図である。ディスクに情報を記録する場合には、ＬＤレーザーパワーの制御が重要であり、パワーに対する装置のマージンは記録時の方が再生時に比べて格段に狭くなってしまう。一方、光ヘッドが比較的長い距離をシークした場合、スピンドルの回転数は瞬時には切り替わらないため線速度が大幅に変化する。もちろん線速度が所望の値になるまで待ってから記録を開始すればよいが装置全体の転送レートが低下する。
【００５２】
しかし、本発明のクロック抽出回路６を用いることによって高速に周波数、位相引込みが完了するので、ロングシーク時でも安定な同期クロックを得ることが可能である。
【００５３】
すなわちクロック抽出回路６の周波数情報をもとに記録時のパワーを算出してフィードバックすることでスピンドルの回転待ち時間を短縮することが可能となる。
【００５４】
図１４においてＰＬＬ６２内のループフィルタ出力を取り出してパワー変換器６７入力する。この変換器６７は、ウォブル周波数に対して単調増加する関数を当てはめればよい。この構成によって特に記録時のスループットが向上する。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、狭帯域化による信号の高ＳＮＲ化と、広帯域信号から検出した周波数を直接ＶＣＯの中心周波数としてプリセットするという基本構成に基づいてクロック抽出回路を構成することにより、ＰＬＬの高安定化と高速引込み動作の両方を満足するＰＬＬを提供することができる。また、このクロック抽出回路を情報記録再生装置に適用することによって転送レートを向上させることが可能である。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態を示すクロック抽出回路構成例である。
【図２】本発明の第１の実施の形態におけるクロック抽出回路を構成するＰＬＬ回路構成例である。
【図３】本発明における第２の実施の形態を示すクロック抽出回路構成例である。
【図４】本発明における第３の実施の形態を示すクロック抽出回路構成例である。
【図５】本発明の第３の実施の形態におけるクロック抽出回路を構成する周波数検出器構成例である。
【図６】本発明における第４の実施の形態を示すクロック抽出回路構成例である。
【図７】本発明の第４の実施の形態におけるクロック抽出回路を構成する帯域可変フィルタ構成例である。
【図８】本発明における第５の実施の形態を示すクロック抽出回路構成例である。
【図９】本発明における第６の実施の形態を示すクロック抽出回路構成例である。
【図１０】本発明の第６の実施の形態におけるクロック抽出回路を構成するロック検出器構成例である。
【図１１】本発明の第６の実施の形態におけるクロック抽出回路を構成するロック検出器動作例である。
【図１２】本発明における第７の実施の形態を示す情報記録再生装置構成例である。
【図１３】本発明における第８の実施の形態を示す情報記録再生装置構成例である。
【図１４】本発明の第８の実施の形態におけるクロック抽出回路構成例である。
【図１５】従来技術によるウォブルＰＬＬの構成例である。
【図１６】従来技術によるウォブルＰＬＬの構成例である。
【符号の説明】
１…光ヘッド、２…２値化回路、３…データデコーダー、４…ウォブル検波器、５…アドレスデコーダー、６…クロック抽出回路、６０…Ａ／Ｄ変換器、６１ａ…狭帯域フィルタ、６１ｂ…広帯域フィルタ、６１ｃ…帯域可変フィルタ、６１ｄ…スイッチトキャパシタフィルタ、６１１…特性可変バンドパスフィルタ、６１２…セレクタ、６２…ＰＬＬ、６２１…位相比較器、６２２…ループフィルタ、６２３…Ｄ／Ａ変換器、６２４…電圧制御発振器、６３…周波数検出器、６３１…ヒステリシスコンパレータ、６３２…エッジ検出器、６３３…カウンタ、６３４…ラッチ回路、６３５…ゲート生成回路、６４…位相補正量算出器、６５…位相シフタ、６６…ロック検出器、６６１…フリップ・フロップ、６６２…比較器、６６３…ＡＮＤ回路、６６４…ＮＯＲ回路、６６５…組み合わせ回路、６６６…レジスタ、６６７…カウンタ、６６８…不等号演算器、６７…周波数／記録パワー変換器、６８…位相比較器、７…ＬＤパワー制御部、８…データエンコーダー、９…スピンドル制御部、１０…スピンドル、１１…ディスク媒体、１２…光ディスクコントローラー、１３…トラッキングエラー生成部、１４…トラッキングサーボ回路、１５…分周器、１６…発振部、１７…位相比較部

Claims

光ディスク記録媒体に同心円状あるいはスパイラル状に形成されたトラックの蛇行による変化であるウォブル信号から同期クロックを生成するクロック生成回路において、
前記ウォブル信号の通過帯域を制限する帯域通過フィルタと、
前記帯域フィルタよりも広い通過帯域をもち前記ウォブル信号の通過帯域を制限する広帯域フィルタと、
前記広帯域フィルタ出力から前記ウォブル信号の周波数を検出する周波数検出器と、
前記帯域フィルタ出力から同期クロックを生成するＰＬＬ回路とを含み、
前記ＰＬＬ回路は、外部より与えるタイミング情報によって前記ＰＬＬ回路内部のＶＣＯ中心周波数を前記周波数検出器出力に相当する周波数に変更し、前記帯域フィルタは、前記回路が出力する前記同期クロックに基づいて通過帯域の中心周波数を前記入力信号のキャリア周波数付近に近づけることを特徴とするクロック抽出回路。
請求項１に記載のクロック抽出回路であって、
前記ＰＬＬ回路内の発振周波数情報によって出力同期クロックの位相を可変にしうる位相シフタを設け、
前記帯域通過フィルタの通過帯域制御用には前記位相シフタ前の同期クロックを用い、前記クロック抽出回路出力としては位相シフタ出力を用いることにより、前記入力信号の周波数に依存して発生するクロック抽出回路入出力間の位相ずれを補正することを特徴とするクロック抽出回路。
請求項１又は２に記載のクロック抽出回路であって、
前記帯域フィルタ出力又は前記ＰＬＬ内部信号又はその両方からＰＬＬロック状態を検出するロック検出器を有し、
前記ロック検出器出力タイミングを前記外部より与えるタイミング情報の代わりに用いることを特徴とするクロック抽出回路。
請求項３記載のクロック抽出回路であって、
前記ロック検出器は、前記帯域フィルタ出力の振幅値がある閾値以上であってかつＰＬＬ内部の位相誤差量がある閾値以下であることをもとにロック状態を判断することを特徴とするクロック抽出回路。
請求項３記載のクロック抽出回路であって、
前記ロック検出器は、立ち上がりエッジ検出器と、立下りエッジ検出器と、前記立ち上がりエッジ検出器出力と前記立下りエッジ検出器出力を入力とするシーケンサにより構成されることを特徴とするクロック抽出回路。
請求項１乃至５のいずれか１項に記載のクロック抽出回路であって、
前記帯域通過フィルタがデジタル回路で構成されかつ、その動作周波数が前記入力信号周波数の４、６、８逓倍のいずれかであることを特徴とするクロック抽出回路。
光ディスク装置のウォブル検出系に請求項１乃至６のいずれか１項に記載のクロック抽出回路を搭載したことを特徴とする情報記録再生装置。
請求項７に記載の情報記録再生装置であって、
前記ＰＬＬ回路の内部周波数情報に基づいてＬＤパワーを決定するパワー変換回路を有し、
前記パワー変換回路出力でＬＤパワーを制御することを特徴とする情報記録再生装置。