JP2003115174A

JP2003115174A - クロック抽出回路および情報記録再生装置

Info

Publication number: JP2003115174A
Application number: JP2002215338A
Authority: JP
Inventors: Hiromi Honma; 博巳本間
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-08-02
Filing date: 2002-07-24
Publication date: 2003-04-18
Anticipated expiration: 2022-07-24
Also published as: JP3922125B2

Abstract

(57)【要約】【課題】ウォブル検出信号から同期クロックを抽出する
ＰＬＬ回路に関して、信号品質が悪い場合でも高安定性
と高速引込みを満足する回路を提供し、さらには、情報
記録再生装置に搭載することによって装置の転送レート
向上と信頼性向上に貢献する。【解決手段】ウォブル信号を狭帯域なフィルタリング処
理によってＳＮＲを改善し、これをもとに位相同期ルー
プを形成する。周波数引込み時には前述のフィルタより
も広帯域なフィルタ処理後、周波数検出器によって周波
数を検出しＰＬＬ内のＶＣＯ中心周波数を直接プリセッ
トする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周期的にウォブルさ
れたトラックが形成されたディスクから情報を再生ある
いは記録するディスク装置に好適であり、特にウォブル
情報から同期クロックを抽出する回路の安定性改善と高
速引込み性改善に関する。

【０００２】

【従来の技術】近年の半導体プロセス技術の進歩、イン
ターネット技術の進歩およびデータ通信容量の拡大など
により個人で膨大なデータを扱う場面が増えてきた。こ
れに伴ってデータストレージ分野では、単位面積あたり
の記録密度を出来るだけ向上させ、さらに高速なデータ
転送レートを確保するための技術開発が、特に光ディス
ク、ＨＤＤ分野において盛んである。

【０００３】従来の光ディスク装置、特に光磁気ディス
クは、ディスク回転数を一定にして駆動するＣＡＶ方式
(Constant Angular Velocity )が採用されていた。ＣＡ
Ｖ方式では半径が大きいほど光ヘッドに対する媒体の線
速度が早くなるため、記録密度が半径位置によって異な
ってしまい、記録密度を一定にすることができない。

【０００４】これに対して常に線速度を一定に保つＣＬ
Ｖ方式(Constant Linear Velocity)では、記録密度が一
定となり、ディスク１枚に収められる情報量は最大とな
る。しかし、半径位置によってスピンドル回転数を変化
させる必要があるため、ＣＡＶ方式のような高速アクセ
スが出来ないという問題点がある。

【０００５】最近、記録可能でかつＲＯＭドライブで再
生可能なディスク装置が考案された。これにはグルーブ
トラックのカッティング時に半径方向にウォブリングし
たウォブルトラック方式のディスクが用いられる。従来
の物理アドレス情報（プリピット）をウォブリング情報
の中に埋め込むことで、ＲＯＭとの互換性が確保でき、
ブロック単位の記録が可能となる。さらには、記録クロ
ックをこのウォブル情報から安定かつ低ジッタで生成す
ることができれば、ロスなくデータの書き換えが可能と
なる。ウォブル情報を用いてスピンドルを制御すること
で、ＣＬＶ制御が実現できるが、ＣＡＶ制御でもＣＬＶ
ディスク情報の再生が可能となる。

【０００６】ところで、隣接するマークの影響あるいは
記録済み領域の情報マークの影響によってウォブル信号
には多くのノイズ成分が混入してしまう。ウォブル信号
は、記録マーク長よりもかなり長い周期を持たせてお
り、フィルタリング処理をすることによって大抵のノイ
ズ成分は除去可能である。通常、フィルタリング処理後
のウォブル信号からＰＬＬ回路によって逓倍クロックを
生成する。このクロックによって記録を行うわけである
が、記録中にＰＬＬロックがはずれた場合にはその領域
の再生が困難になるため、記録中のＰＬＬロックの安定
性はかなり堅牢にする必要がある。そのため、通過帯域
を制限したＢＰＦ(Band Pass Filter)によってノイズ除
去を行っている。

【０００７】一方、通常ディスクではデータ領域の最内
周と最外周との半径比はおおよそ２倍である。スピンド
ル回転数が急激に変化できないことを考慮すると、最内
周から最外周にシークした場合、ウォブル周波数は、約
２倍に変化する。また、最外周から最内周にシークした
場合、ウォブル周波数は、約１／２倍に変化する。ＣＬ
ＶディスクをＣＡＶで再生する場合には、ウォブル信号
ＳＮＲ(Signal to Noise Ratio)確保のためのＢＰＦの
通過帯域は上記の周波数をカバーできるように設定しな
ければならない。ＣＬＶ制御をしている場合でもウォブ
ルＰＬＬがシーク直後にＰＬＬロックすれば、スピンド
ル回転数制定まで待たなくても記録再生動作が開始で
き、ドライブ装置全体のスループットが大きく向上す
る。従って、ＢＰＦの通過帯域は広めに取っておく必要
がある。

【０００８】ＰＬＬ安定性を確保するために、狭帯域の
ＢＰＦを用いることが有効である。しかし、中心周波数
固定でＢＰＦの通過帯域を狭くするとウォブル周波数が
変化した時に、ウォブル情報が得られなくなるという問
題がある。

【０００９】これに対して、図１５には特開平６−４９
９２号公報に開示されたクロック同期回路を示す。この
回路においては、デジタルで構成したＢＰＦ６１にウォ
ブル信号を通過させ、ＰＬＬ６２によって生成したクロ
ックに同期させてＢＰＦ６１を動作させることにより、
ＢＰＦ６１の通過帯域をウォブル信号のキャリア周波数
に追従させている。これによって狭通過帯域でかつディ
スク全領域でウォブル信号を検出することが可能とな
る。この発明は主にスピンドルのＣＬＶ制御にウォブル
情報を用いたものである。

【００１０】また、特開平１１−８６４１７号公報に開
示されているように、ディスク半径位置によって発振周
波数が制御されるＰＬＬ出力を用いてＢＰＦの中心周波
数を制御する方法も知られている。これによって上述の
特開平６−４９９２号公報と同様な効果が得られる。

【００１１】また、図１６にその構成を示すように、特
開平２０００−１１５３２号公報においては、スイッチ
トキャパシタで構成したＢＰＦであるＳＣＦ６１ｄの入
出力の位相差を検出し、位相差出力の低域成分に基づく
発振出力をＶＣＯ６２４で生成する。この発振出力をＳ
ＣＦ６１ｄの制御信号とする方法によって帯域幅を一定
にしたまま通過帯域を変更できる。これによって上述の
特開平６−４９９２号公報と同様な効果が得られる。

【００１２】これらの技術では、確かにディスクの内周
から外周に溝に沿ってシーケンシャルに記録再生する場
合には良好にウォブル信号を抽出することができる。し
かし、通常のドライブ動作では、シークが頻発して、ウ
ォブル周波数が瞬時に大きく変化する場合が多々ある。
このような場合、上述の方法だけではＢＰＦからはウォ
ブル信号がほとんど出力されないことになる。

【００１３】これに対して特開平１１−８６４１７号公
報では、周波数引込み時にＢＰＦの中心周波数をスイー
プさせる方法が開示されている。

【００１４】また、特開平２０００−１１５３２号公報
でも同様に、周波数引込み時にＢＰＦの通過帯域を段階
状に少しずつスイープする方法が開示されている。

【００１５】

【発明が解決しようとする課題】しかし、これらの方法
では、周波数引込みするまでに多くの時間がかかりドラ
イブ装置のスループットが低下してしまうという問題が
ある。

【００１６】そこで、本発明は、信号品質が低下したウ
ォブル信号からでも安定にクロック信号を抽出できか
つ、ロングシーク時のウォブル周波数ずれから高速に周
波数引込みおよび位相引込みを実現するクロック抽出回
路及びこれを使用した高速転送レートのドライブ装置を
提供することを課題としている。

【００１７】

【課題を解決するための手段】上記の課題を解決するた
めの本発明のクロック抽出回路においては、周波数引込
み時と位相追従時で異なる帯域幅のフィルタを設け、周
波数検出器で生成した周波数情報によりＶＣＯの中心周
波数を変更する。位相追従時の狭帯域フィルタで信号の
ＳＮＲを稼ぐことでＰＬＬの安定性を確保できる。ま
た、周波数引込み時には広帯域フィルタ出力を用いて入
力周波数を検出しＶＣＯ中心周波数を変更することで高
速な引込み動作が確保できる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の第１の実
施の形態のクロック抽出回路のブロック図である。図１
によると、入力は、Ａ／Ｄ変換器６０によってサンプリ
ング後、狭帯域フィルタ６１ａに入力される。狭帯域フ
ィルタ６１ａは入力信号に含まれている情報帯域のみを
通過させるような帯域通過フィルタが望ましいが、重畳
しているノイズの周波数特性により低域通過フィルタ、
低域阻止フィルタでも置き換えることが可能である。Ｐ
ＬＬ６２は、狭帯域フィルタ６１ａの出力を受けて位相
同期ループを形成することで入力信号に同期したクロッ
クを生成する。また、ＰＬＬ６２から周波数に相当する
情報、例えば同期クロック情報をもとに、狭帯域フィル
タ６１ａを動作させることで、フィルタの通過帯域を制
御させることが可能である。つまり入力信号の周波数が
変動してもそれに追従するように通過周波数帯域が変化
する。

【００１９】Ａ／Ｄ変換器６０には、量子化ビット幅１
ｂｉｔのスライサも含まれる。Ａ／Ｄ変換器６０のサン
プリングクロックは、ＰＬＬ６２の出力クロックを用い
ても良いが、周波数固定の例えば水晶クロックを用いて
も良い。ただし、周波数固定のクロックを用いる場合、
Ａ／Ｄ変換器６０の後ろに位相を補正するための補間器
が必要となる。

【００２０】本発明を光ディスクのウォブルクロック抽
出に用いる場合には、狭帯域フィルタ６１ａは、できる
だけウォブル信号のＳＮＲを稼ぐため、例えば通過帯域
をウォブル周波数に対して±１０％程度に設定する。ア
ナログ回路で実現する場合には、Ａ／Ｄ変換器６０は不
用であり、インピーダンスあるいはキャパシタンス値に
よりフィルタ定数を設定することになるが、かなりの精
度が必要となるため、デジタルフィルタを用いるのが望
ましい。

【００２１】狭帯域フィルタ６１ａの出力を用いて位相
追従を行ことによって、ＰＬＬの安定性が確保できる。
特に記録用同期クロックをウォブル信号から抽出する場
合には、ＰＬＬとして高安定性と高追従精度が要求され
る。一般に高い安定性と早い引込み動作とは相反する
が、本発明では、入力されたウォブル信号の周波数が大
きくずれた場合のために、外部から与える周波数情報と
タイミング信号によってＰＬＬ６２内部のＶＣＯ発振周
波数を瞬時に切り替える。与える周波数情報が正しけれ
ば、高速な周波数引込み動作が実現可能である。

【００２２】図１のようにデジタル回路で構成した場
合、デジタルＢＰＦで狭帯域フィルタを構成することは
容易である。しかし、ＢＰＦの動作クロックに対して極
端に低い周波数帯域のＢＰＦを構成すると、回路規模が
大きくなりかつ乗算器の精度もかなり高くしなければな
らない。

【００２３】一方、アナログ信号をデジタル処理するた
めには、サンプリング定理により、入力信号周波数の２
倍以上でサンプルした情報を回路に入力する必要があ
る。しかし、２倍サンプル動作の場合にはデジタル位相
比較器で位相情報を満足に出力することができない。ま
た、奇数倍サンプル動作では、立ち上がり、立下り両エ
ッジの位相情報を生成するために回路的な工夫が必要と
なる。さらに上述したように高い倍率でサンプルした情
報を入力することが回路の制約で困難となる。すなわ
ち、入力信号周波数の４倍、６倍、８倍程度までが理想
的なフィルタ動作周波数となる。

【００２４】図２は、本発明の第１の実施の形態による
クロック抽出回路を構成するＰＬＬ回路６２の構成例の
ブロック図である。位相比較器６２１は、同期クロック
と狭帯域フィルタ出力との位相情報を生成し、位相情報
はループフィルタＬＰＦ６２２によって平均化される。
ループフィルタＬＰＦ６２２出力は、Ｄ／Ａ変換器６２
３によってその周波数情報がアナログ値として出力さ
れ、電圧制御発振器６２４の発振周波数を制御する。発
振器出力は、前段ブロックの同期クロックとしても利用
される。Ｄ／Ａ変換器６２３を用いずに完全なデジタル
ＶＣＯで構成することも可能である。

【００２５】周波数検出器出力は、ＬＰＦ６２２に入力
されて、周波数セット信号（タイミング信号）によって
ＬＰＦ６２２の出力は瞬時に切り替えられる。これによ
ってＶＣＯ６２４の中心周波数も瞬時に切り替わること
になる。

【００２６】デジタルＰＬＬ回路の各ブロックの構成は
公知の技術なので説明を省略する。

【００２７】図３は、第２の実施の形態のクロック抽出
回路の構成例のブロック図である。狭帯域フィルタ６１
ａの通過帯域を決定する情報として外部から与える周波
数情報を用いている点に特徴がある。この構成により、
第１の実施の形態と同様に帯域フィルタの通過帯域を入
力信号のキャリア周波数に一致させて追従動作させるこ
とが可能である。

【００２８】図４は、第３の実施の形態を示すクロック
抽出回路の構成例のブロック図である。狭帯域フィルタ
６１ａよりも広い通過帯域をもつ広帯域フィルタ６１ｂ
によって入力信号をフィルタリングし、周波数検出器６
３によって入力信号の周波数情報を生成する点が上述実
施の形態とは異なる。この周波数情報によりＰＬＬ６２
のＶＣＯ中心周波数を制御する。

【００２９】光ディスクにおけるウォブル信号の場合、
光ヘッドが最内周から最外周へあるいは最外周から最内
周へロングシークした場合を考慮して、例えば、広帯域
フィルタ６１ｂの通過帯域をウォブル周波数の５０％か
ら２００％程度に設定する。入力したウォブル信号の周
波数を検出するだけならば通過帯域を広げても正確に周
波数情報を検出することが可能である。これによって外
部から周波数情報を与えなくとも周波数検出が可能とな
る。

【００３０】図５は、第３の実施の形態のクロック抽出
回路を構成する周波数検出器６３の構成例のブロック図
である。広帯域フィルタ出力は、ヒステリシスコンパレ
ータ６３１に入力されて１ｂｉｔ情報に変換される。こ
の情報はエッジ検出器６３２に入力後、ゲート生成回路
６３５で生成したゲート期間だけ、カウンタ６３３でエ
ッジの数を計測する。ゲート生成回路６３５は、固定周
波数クロックで動作させことによりゲート長は既知とな
る。すなわち、基準の時間内の周期が計測できるため周
波数値に変換することが可能である。

【００３１】図６は、第４の実施の形態のクロック抽出
回路のブロック図である。第３の実施の形態で示した狭
帯域フィルタ６１ａと広帯域フィルタ６１ｂとを一つの
帯域可変フィルタ６１ｃで構成している点が特徴であ
る。デジタル回路で構成したフィルタ回路の場合、タッ
プ係数を変更することで周波数特性を変更することは容
易である。そこで周波数引込み時は、帯域切換信号によ
ってフィルタを広帯域に設定し、周波数検出器６３によ
り周波数を検出する。

【００３２】周波数値をＶＣＯにセット後、帯域切換信
号によりフィルタを狭帯域に設定し、位相同期ループを
動作させる。これによってより小さなフィルタ回路構成
でＰＬＬ安定性と引込み速度向上が実現できる。

【００３３】図７は、帯域可変フィルタ６１ｃの構成例
のブロック図である。例えばＢＰＦ６１１を一般的な２
次ＩＩＲフィルタ２段構成でフィルタを構成した場合、
１０個のタップ係数が必要である。このタップ係数を狭
帯域用と広帯域用の２種類をあらかじめ与えておいて、
周波数特性切換信号によってセレクタ６１２を制御して
切り替えることによって構成することが可能である。

【００３４】クロック抽出回路入力からＰＬＬ入力まで
の経路の遅延によって、クロック抽出回路入力とＰＬＬ
出力クロックの位相差が、入力周波数に依存して変化す
ることがある。ＣＡＶ光ディスクのウォブル信号から記
録用の同期クロックを生成する場合、半径位置によって
ウォブル周波数は異なるため、記録位相がずれてリンキ
ング精度を確保できなくなる。従って、このような場
合、クロック抽出回路入力とＰＬＬ出力クロックとの位
相ずれをできるだけ０にすることが望まれる。

【００３５】図８は、第５の実施の形態を示すクロック
抽出回路のブロック図であり、上記課題が解決できる。
すなわち、ＰＬＬ内部の発振周波数情報によって位相補
正量を算出する位相補正量算出器６４を設け、この出力
により位相シフタ６５を動作させてＰＬＬ６２出力クロ
ックの位相を補正することで、入力周波数に依存した位
相ずれが補正できる。位相補正量算出器６４の入力周波
数値から出力位相補正量への変換は、例えば１次関数が
実用的である。

【００３６】図９は、第６の実施の形態を示すクロック
抽出回路のブロック図である。位相同期ループ機能ある
いは周波数引込み機能は第３の実施の形態と同様であ
る。差異はロック検出器６６にある。

【００３７】ロック検出器６６は、狭帯域フィルタ６１
ａ出力あるいは位相比較出力などのＰＬＬ６２の内部信
号を用いてＰＬＬループがロックしているか否かを判断
し、アンロック状態の場合には周波数検出器６３の出力
を用いてＰＬＬ６２の中心周波数を切り替える。これに
よって例えばＣＰＵなどで生成するＶＣＯ中心周波数を
プリセットするための外部タイミング信号が不用とな
る。

【００３８】ＰＬＬ６２内部の位相誤差量より位相誤差
がどの程度であるのかがわかる。この位相誤差の絶対値
が例えばπ／２以下であるという条件によって、ある程
度のロック検出が実現できる。しかし、この条件だけで
は、例えばデジタル回路で一般に用いられる振幅情報を
用いた位相比較器の場合には、不都合が生じる。すなわ
ち、入力信号周波数が狭帯域ＢＰＦ６１ａの通過帯域か
ら外れた場合、ＰＬＬ６２の入力振幅が０に近づく。そ
うすると位相比較器出力も０に近づき、ロックしていな
いにもかかわらずロック誤検出してしまうことになる。
これを防ぐためには、入力振幅が例えば理想振幅の１／
４以上であるという条件を付加する必要がある。

【００３９】図１０は、ロック検出器６６の構成例のブ
ロック図である。例えば、ＰＬＬクロックがウォブル周
波数の４逓倍である場合を考える。この場合、ウォブル
信号を同期したクロックでサンプルすると、立ち上がり
エッジ、振幅最大値、立下りエッジ、振幅最小値、の繰
り返しとなる。従って、連続するサンプル情報からコン
パレータ６６２および論理演算器６６３，６６４を用い
て、立ち上がりエッジ信号Ｌおよび立下りエッジ信号Ｔ
を生成する。このエッジ信号と３ｂｉｔレジスタ６６６
および組み合わせ回路６６５によってシーケンサを構成
して１周期分正しくサンプルできた場合のみカウンタ６
６７をカウントアップする。

【００４０】カウンタ６６７のカウント値がＮ以上にな
った場合、すなわちウォブルＮ周期分が正確に検出でき
た場合にロック信号を出力する。

【００４１】図１１は、ロック検出器の動作例を示すタ
イミングチャートである。ここではＮ＝４に設定してい
ある。状態Ｓは１→２→３→４→１→２→・・の順に遷
移し、ロック外れの場合には０に遷移する。Ｓ＝４ごと
にカウントアップして４以上でロック信号を出力する。

【００４２】図１２は、第７実施の形態を示す情報記録
再生装置の構成例のブロック図である。図１２には光デ
ィスク記録再生装置を示しているが、磁気ディスク装置
でも同期クロック抽出として用いることが可能である。
図１２によると、光ヘッド１によって集光されたレーザ
ー光は回転しているディスク媒体１１に照射される。集
光されたピームスポットは、図示していないフォーカス
サーボ機構によって、焦点がディスク媒体のデータ層に
一致するように制御される。ディスク媒体１１には案内
溝が形成されており、図示していないトラックサーボ機
構によって、ビームスポットが常に情報トラックを追従
するように制御される。ディスク媒体上にはトラックに
沿って微小な情報マークが形成してあり、ＲＯＭディス
クおよび相変化ディスクなどでは明暗信号として情報マ
ークの読出しが可能である。ディスク面で反射されたレ
ーザー光は、ヘッド内の分割ディテクタに照射される。
ディテクタ出力の一つである再生信号は、２値化回路２
に入力されて“０”あるいは“１”に判別された後、デ
コーダ回路３に入力される。同時に図示していないＰＬ
Ｌ回路によって再生信号に同期したクロックを生成し、
後段ブロックのデジタル回路に共通に入力される。

【００４３】通常、ディスクには記録情報を特殊な変調
符号（例えばＥＦＭ変調や（１，７）変調）により変調
した情報が記録されるが、読出し時にはこれを復調する
必要がある。デコーダ３では、この復調処理を主に行
う。光ディスクでは、読み出した情報の信頼性を上げる
ため、記録時に冗長データを付加して読出し時に誤り訂
正処理を行っている。デコーダ３の出力は光ディスクコ
ントローラ(Optical Disk Controller; ODC)１２内でこ
の誤り訂正処理を行う。

【００４４】ＣＤ−Ｒ／ＲＷやＤＶＤ−Ｒ／ＲＷでは、
トラックの案内溝を蛇行（ウォブル）させたウォブルト
ラックを採用している。このウォブルの周波数は、トラ
ッキングアクチュエータの追従可能周波数よりも高い領
域に設定してある。これによって分割ディテクタの差信
号は、トラッキングエラー信号として利用できるが、ト
ラッキング追従後は、ウォブル信号を得ることができ
る。

【００４５】ウォブル周波数は、記録情報の周波数帯域
よりも低い領域に設定することによって、再生信号から
の漏れ込みあるいは再生信号への漏れ出しを帯域分離す
ることにより削除することができる。クロック抽出回路
６では、このウォブル信号よりウォブル信号周波数の逓
倍の同期クロックを生成する。ウォブル周波数が大きく
変化するようなロングシークの場合には、クロック抽出
回路は、周波数の引込み動作をする必要がある。このた
め、シーク終了タイミングに相当するタイミング信号
(図示せず)がＯＤＣ１２からクロック抽出回路６に入力
されている。

【００４６】ところで、通常、ウォブル信号中には部分
的に位相変調あるいは周波数変調がなされていてアドレ
ス情報が埋め込まれている。クロック抽出回路６による
ＰＬＬクロックとウォブル信号をもとに２値化するのが
ウォブル検波回路４である。

【００４７】ウォブルの２値化情報をもとに物理アドレ
ス情報を生成するのがアドレスデコーダー５である。こ
の物理アドレスは、ＯＤＣ１２に入力されてシークある
いは記録ゲートタイミング生成などに用いられる。

【００４８】クロック抽出回路６で生成したＰＬＬクロ
ックは、同時にスピンドル回転制御部９に入力されて、
ウォブルＰＬＬクロックが一定の周波数になるようにス
ピンドル１０の回転制御がなされる。これによってＣＬ
Ｖ制御が実現できる。もちろんクロック抽出回路６が常
にロックしていれば、ＣＡＶモードでディスクを回転さ
せることも可能である。

【００４９】ところでウォブルＰＬＬクロックは同時に
ＬＤパワー制御部７および記録データエンコーダー８に
入力される。記録データは、エラー訂正用の冗長コード
がＯＤＣ１２によって付加された後、記録データエンコ
ーダー８によって変調される。変調データは、ＬＤパワ
ー制御部７によってレーザー発光パワーに変調される。
高いパワーのレーザー光の照射を受けたディスク媒体面
は、局所的に温度が上がることで、物性的な変化を引き
起こす。これによって微小なマークが媒体面上に形成さ
れる。

【００５０】図１３は、第８の実施の形態の情報記録再
生装置の構成例のブロック図である。ＬＤパワー制御器
７のＬＤパワー値がウォブルＰＬＬ６からのウォブル周
波数情報を用いて決定されている点が上述の実施の形態
と異なっている。これは、後述するクロック抽出回路６
にウォブル周波数／パワー変換機能を持たせることに起
因する。

【００５１】図１４は、第８の実施の形態の情報記録再
生装置を構成するクロック抽出回路６の構成例のブロッ
ク図である。ディスクに情報を記録する場合には、ＬＤ
レーザーパワーの制御が重要であり、パワーに対する装
置のマージンは記録時の方が再生時に比べて格段に狭く
なってしまう。一方、光ヘッドが比較的長い距離をシー
クした場合、スピンドルの回転数は瞬時には切り替わら
ないため線速度が大幅に変化する。もちろん線速度が所
望の値になるまで待ってから記録を開始すればよいが装
置全体の転送レートが低下する。

【００５２】しかし、本発明のクロック抽出回路６を用
いることによって高速に周波数、位相引込みが完了する
ので、ロングシーク時でも安定な同期クロックを得るこ
とが可能である。

【００５３】すなわちクロック抽出回路６の周波数情報
をもとに記録時のパワーを算出してフィードバックする
ことでスピンドルの回転待ち時間を短縮することが可能
となる。

【００５４】図１４においてＰＬＬ６２内のループフィ
ルタ出力を取り出してパワー変換器６７入力する。この
変換器６７は、ウォブル周波数に対して単調増加する関
数を当てはめればよい。この構成によって特に記録時の
スループットが向上する。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
狭帯域化による信号の高ＳＮＲ化と、広帯域信号から検
出した周波数を直接ＶＣＯの中心周波数としてプリセッ
トするという基本構成に基づいてクロック抽出回路を構
成することにより、ＰＬＬの高安定化と高速引込み動作
の両方を満足するＰＬＬを提供することができる。ま
た、このクロック抽出回路を情報記録再生装置に適用す
ることによって転送レートを向上させることが可能であ
る。

【図面の簡単な説明】

【図１】本発明における第１の実施の形態を示すクロッ
ク抽出回路構成例である。

【図２】本発明の第１の実施の形態におけるクロック抽
出回路を構成するＰＬＬ回路構成例である。

【図３】本発明における第２の実施の形態を示すクロッ
ク抽出回路構成例である。

【図４】本発明における第３の実施の形態を示すクロッ
ク抽出回路構成例である。

【図５】本発明の第３の実施の形態におけるクロック抽
出回路を構成する周波数検出器構成例である。

【図６】本発明における第４の実施の形態を示すクロッ
ク抽出回路構成例である。

【図７】本発明の第４の実施の形態におけるクロック抽
出回路を構成する帯域可変フィルタ構成例である。

【図８】本発明における第５の実施の形態を示すクロッ
ク抽出回路構成例である。

【図９】本発明における第６の実施の形態を示すクロッ
ク抽出回路構成例である。

【図１０】本発明の第６の実施の形態におけるクロック
抽出回路を構成するロック検出器構成例である。

【図１１】本発明の第６の実施の形態におけるクロック
抽出回路を構成するロック検出器動作例である。

【図１２】本発明における第７の実施の形態を示す情報
記録再生装置構成例である。

【図１３】本発明における第８の実施の形態を示す情報
記録再生装置構成例である。

【図１４】本発明の第８の実施の形態におけるクロック
抽出回路構成例である。

【図１５】従来技術によるウォブルＰＬＬの構成例であ
る。

【図１６】従来技術によるウォブルＰＬＬの構成例であ
る。

【符号の説明】

１…光ヘッド、２…２値化回路、３…データデコーダ
ー、４…ウォブル検波器、５…アドレスデコーダー、６
…クロック抽出回路、６０…Ａ／Ｄ変換器、６１ａ…狭
帯域フィルタ、６１ｂ…広帯域フィルタ、６１ｃ…帯域
可変フィルタ、６１ｄ…スイッチトキャパシタフィル
タ、６１１…特性可変バンドパスフィルタ、６１２…セ
レクタ、６２…ＰＬＬ、６２１…位相比較器、６２２…
ループフィルタ、６２３…Ｄ／Ａ変換器、６２４…電圧
制御発振器、６３…周波数検出器、６３１…ヒステリシ
スコンパレータ、６３２…エッジ検出器、６３３…カウ
ンタ、６３４…ラッチ回路、６３５…ゲート生成回路、
６４…位相補正量算出器、６５…位相シフタ、６６…ロ
ック検出器、６６１…フリップ・フロップ、６６２…比
較器、６６３…ＡＮＤ回路、６６４…ＮＯＲ回路、６６
５…組み合わせ回路、６６６…レジスタ、６６７…カウ
ンタ、６６８…不等号演算器、６７…周波数／記録パワ
ー変換器、６８…位相比較器、７…ＬＤパワー制御部、
８…データエンコーダー、９…スピンドル制御部、１０
…スピンドル、１１…ディスク媒体、１２…光ディスク
コントローラー、１３…トラッキングエラー生成部、１
４…トラッキングサーボ回路、１５…分周器、１６…発
振部、１７…位相比較部

Claims

【特許請求の範囲】

【請求項１】全体として周期性を有しながらその中心
周波数が大きく変動しうるアナログ波形から同期クロッ
クを生成するためのクロック生成回路において、入力信
号の通過帯域を制限する帯域フィルタと、前記帯域フィ
ルタ出力から同期クロックを生成するＰＬＬ回路とを含
み、前記ＰＬＬ回路は、外部より与える周波数情報およ
びタイミング情報によって前記ＰＬＬ回路内部のＶＣＯ
中心周波数を変更し、前記帯域通過フィルタは、前記Ｐ
ＬＬ回路が出力する前記同期クロックに基づいて通過帯
域の中心周波数を前記入力信号のキャリア周波数付近に
近づけることを特徴とするクロック抽出回路。
【請求項２】全体として周期性を有しながらその中心
周波数が大きく変動しうるアナログ波形から同期クロッ
クを生成するためのクロック生成回路において、入力信
号の通過帯域を制限する帯域フィルタと、前記帯域フィ
ルタ出力から同期クロックを生成するＰＬＬ回路とを含
み、前記ＰＬＬ回路は、外部より与える周波数情報およ
びタイミング情報によって前記ＰＬＬ回路内部のＶＣＯ
中心周波数を変更し、前記通過帯域フィルタは、前記周
波数情報に基づいて通過帯域が可変となることを特徴と
するクロック抽出回路。
【請求項３】請求項１乃至２のいずれか１項に記載の
クロック抽出回路であって、前記帯域フィルタよりも広
い通過帯域をもつ広帯域フィルタと、前記広帯域フィル
タ出力から前記入力信号の周波数を検出する周波数検出
器を有し、前記周波数情報として前記周波数検出器出力
を用いることを特徴とするクロック抽出回路。
【請求項４】請求項１乃至３のいずれか１項に記載の
クロック抽出回路であって、前記帯域フィルタにおいて
２種類以上の通過帯域幅の切換が可能であり、前記帯域
フィルタ出力から前記入力信号の周波数を検出する周波
数検出器を有し、前記周波数検出器出力により前記帯域
フィルタの通過帯域を切り替えるようにしたことを特徴
とするクロック抽出回路。
【請求項５】請求項１乃至４のいずれか１項に記載の
クロック抽出回路であって、前記ＰＬＬ回路内の発振周
波数情報によって出力同期クロックの位相を可変にしう
る位相シフタを設け、前記帯域通過フィルタの通過帯域
制御用には前記位相シフタ前の同期クロックを用い、前
記クロック抽出回路出力としては位相シフタ出力を用い
ることにより、前記入力信号の周波数に依存して発生す
るクロック抽出回路入出力間の位相ずれを補正すること
を特徴とするクロック抽出回路。
【請求項６】請求項１乃至５のいずれか１項に記載の
クロック抽出回路であって、前記帯域フィルタ出力又は
前記ＰＬＬ内部信号又はその両方からＰＬＬロック状態
を検出するロック検出器を有し、前記ロック検出器出力
タイミングをもとに前記ＰＬＬ回路内ＶＣＯ中心周波数
を切り替えることを特徴とするクロック抽出回路。
【請求項７】請求項６記載のクロック抽出回路であっ
て、前記ロック検出器は、前記帯域フィルタ出力の振幅
値がある閾値以上であってかつＰＬＬ内部の位相誤差量
がある閾値以下であることをもとにロック状態を判断す
ることを特徴とするクロック抽出回路。
【請求項８】請求項６記載のクロック抽出回路であっ
て、前記ロック検出器は、立ち上がりエッジ検出器と、
立下りエッジ検出器と、前記立ち上がりエッジ検出器出
力と前記立下りエッジ検出器出力を入力とするシーケン
サにより構成されることを特徴とするクロック抽出回
路。
【請求項９】請求項１乃至８のいずれか１項に記載の
クロック抽出回路であって、前記フィルタがデジタル回
路で構成されかつ、その動作周波数が前記入力信号周波
数の４，６，８逓倍のいずれかであることを特徴とする
クロック抽出回路。
【請求項１０】磁気ディスク装置に請求項１乃至９の
いずれか１項に記載のクロック抽出回路を搭載したこと
を特徴とする情報記録再生装置。
【請求項１１】光ディスク装置のウォブル検出系に請
求項１乃至９のいずれか１項に記載のクロック抽出回路
を搭載したことを特徴とする情報記録再生装置。
【請求項１２】請求項１１に記載の情報記録再生装置
であって、前記ＰＬＬ回路の内部周波数情報に基づいて
最適なＬＤパワー値を生成するパワー変換回路を有し、
前記パワー変換回路出力でＬＤパワーを制御することを
特徴とする情報記録再生装置。