JPS63945B2 - - Google Patents

Info

Publication number
JPS63945B2
JPS63945B2 JP11277778A JP11277778A JPS63945B2 JP S63945 B2 JPS63945 B2 JP S63945B2 JP 11277778 A JP11277778 A JP 11277778A JP 11277778 A JP11277778 A JP 11277778A JP S63945 B2 JPS63945 B2 JP S63945B2
Authority
JP
Japan
Prior art keywords
etching
film
mask pattern
thickness
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11277778A
Other languages
English (en)
Other versions
JPS5539645A (en
Inventor
Hiroshi Gokan
Sotaro Edokoro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11277778A priority Critical patent/JPS5539645A/ja
Publication of JPS5539645A publication Critical patent/JPS5539645A/ja
Publication of JPS63945B2 publication Critical patent/JPS63945B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、半導体・集積回路素子、磁気バブル
素子等の製造工程におけるドライエツチング工程
においてテーパーを有するパターンを形成する方
法に関するものである。
集積回路や半導体デバイス等においては、多層
配線構造を有するために急峻な段差があると、段
差部上に積層されるパターンの断線が起りやすく
なる。このため通常は陽極酸化法等による平面化
配線、樹脂等の塗布による平面化処理あるいは化
学エツチングを利用たテーパーエツチング法等の
工夫がとられている。しかしこれらの方法は、い
ずれもデバイス固有のプロセス性たとえば材料の
自由度、耐エツチング性、耐熱性等の制約条件を
受けることになり、すべてのデバイスにすぐさま
適用できる方法ではない。即ち陽極酸化法では酸
化材料が限られ、又基板は酸化液に対する耐性が
要求される。樹脂等の塗布法では、樹脂の選択が
耐エツチ性、耐温度性等を決定するので適用でき
るプロセスがきわめて狭くなる。化学エツチング
を利用したテーパーエツチング法では、フオトレ
ジストと基板との接着性を利用するかあるいは二
層構造にして上層部にエツチング速度の速い材料
を配置してエツチングするので、その制御性に問
題があり、又適用できる材料も限られている。こ
のように従来とられている方法が狭い適用範囲し
かとり得ない最大の理由は、ウエツトなプロセス
から成つていることにある。
本発明の目的は、上記の欠点を解決して適用範
囲が広く制御性の良いテーパーエツチング方法を
提供することにある。
すなわち本発明は、エツチングされるべき被膜
上にマスクパターンを形成し、続いて補助膜を全
面に被着させた後、回転試料台を有するイオンエ
ツチング装置にて、膜の法線方向から所定の角度
θだけ傾いた方向からイオンビームを一様に照射
し、補助膜及びエツチングされるべき被膜を連続
してエツチング除去し、しかる後マスクパターン
を除去するテーパーエツチング方法である。
次に本発明の詳細を図面を用いて説明する。
本発明の第一行程は、マスクパターンの形成で
ある。第1図に示すように基板1上に被着された
テーパーエツチングを行なうべき膜2上にマスク
パターン3を形成する。
マスクパターン3の材質は何でも良いが容易に
厚さhの短形断面を得ることのできるフオトレジ
ストが適している。
第二行程は補助膜の被着である。第2図に示す
ように、厚さd′の補助膜を全面に被着する。この
ときの補助膜の材質に制約はないが、マスクパタ
ーン3の形状を著しく変化させずに被着できるこ
とが必要である。
第三行程は斜め入射イオンエツチング工程であ
る。イオンエツチング法はイオンミリングとも言
われ、アルゴン等の不活性ガスをイオン化室でイ
オン化し加速した後、試料にシヤワー状に照射し
てイオンのスパツタリング効果により試料をエツ
チングする方法である。このとき試料の法線方法
から所定の角度だけ傾けた方向からイオンビーム
を入射させて試料をエツチングする場合を特に斜
め入射イオンエツチングと呼んでいる。第1図に
示すような厚さdの被厚上に厚さhのマスクパタ
ーンを形成して、試料の法線方向から所定の角度
θだけ傾けてイオンビームを入射させ、試料を回
転させながらエツチングする場合に得られる形状
は、主にイオンビームの入射分布によつて決定さ
れるため、マスクパターンのエツジ部で切り立ち
マスクパターンから離れるに従つてなめらかなす
そを引いた形状になる。
今、第2図に示すようにマスクパターン3を形
成後、試料全面にテーパー角制御のための補助層
4を被着した場合を考える。θだけ傾けて斜め入
射イオンエツチングを行なうと、第3図に示すよ
うな形状のパターンを得ることができる。
このとき、パターン2に生じるテーパー角αは
テーパーエツチングを行なうべき被膜2及びマス
ク材3のエツチング速度をそれぞれV(θ)、VM
(θ)とすれば簡単な幾何学的考察により、近似
的に次式によつて求めることができる。
α=tan-1d/Max〔1、1′〕 ……(1) 但しMax〔1、1′〕は1、1′のうち大きい方を
とるものとし、又11′は1=htanθ、1′=(h+d
−VM(θ)/V(θ)d)tanθなる関係であらわすこ
とがで きる。尚ここでは簡単のために補助膜4の膜厚
d′はそのエツチング速度がV′(θ)の場合次式を
満たすように選んである。
d/V(θ)=d′/V′(θ) ……(2) 第四行程はマスク材の除去である。マスク材と
してフオトレジストを使う場合には、マスク材の
上部に被着されていた補助膜はエツチングにより
除去されているのでプラズマ灰化法により除去す
ることができる。これは第4図に示される。
但し、この場合、マスク材側壁にイオンエツチ
ング時に基板材料の再付着層を形成させないこと
が必要なためイオンビーム入射の傾斜角θは材料
により制限をうける。たとえば金の場合にはθ>
45゜が必要である。以上述べたように本発明によ
れば再現性の良いドライな処理で、又すべての材
質において同一の方法でテーパー角の制御ができ
るため従来ウエツトな処理では困難であつた材質
においても容易に良好な結果を得ることができ
る。
尚、式(2)で述べた補助膜厚さd′の制約条件は必
ずしも満たす必要がないがこの場合には得られる
テーパー角αが(1)式よりずれてくる。
次に本発明について実施例を用いて詳細に説明
する。
実施例 1 バルブメモリー基板材料であるガーネツト上に
アルミナ(Al2O3)を3200Å、5%銅入りアルミ
ニウム(Al−Cu)を5000Åの厚さに蒸着する。
次にAZ1350J(米国シプレー社ポジレジスト)を
0.7μmの厚さに塗布し、通常の露光・現像処理に
よつてパターニングした後、90℃30分ポストベー
キングを行なう。次にAl−Cuを5000Åの厚さに
常温にて蒸着する。つづいて回転試料台に試料を
とりつけ試料の法線方向からθ=45゜傾斜させた
方向からイオンビームを入射する。
加速電圧は500V、イオン電流密度は0.5mA/
cm3、アルゴン圧力2×10-4torrにて25分間エツチ
ングする。最後にアセトン超高波によりレジスト
剥離を行なう。このときに得られるAl−Cuのテ
ーパー角は30度であつた。ここで用いた材料のエ
ツチング速度はVM(45゜)=400Å/分、V(45゜)=
550Å/分であるのでd=5000Å、h=7000Åと
して5頁(1)式に示す1、1′を求めると、それぞれ
7000Å、8400Åと求められる。したがつて理論的
に得られるテーパー角は30.8゜となる。
実施例 2 バブルメモリー基板材料であるガーネツト上に
アルミナ(Al2O3)を3200Å、パーマロイ
(Permalloy)を300Å、金(Au)を5000Åの厚
さに蒸着する。次にAZ1350Jを0.7μmの厚さに塗
布し通常の露光・現像処理によつてパターニング
した後、90℃にて30分間ポストベーキングを行な
う。次に回転試料台に試料をとりつけチタン
(Ti)を1200Åの厚さにイオンビームデポジシヨ
ンする。つづいて同一の装置内にて、イオンビー
ムの入射を試料の法線方向からθ=50゜傾斜させ
斜め入射イオンエツチングを行なう。イオンエツ
チングは500Vの加速電圧にて22分間行なう。最
後のレジスト剥離はAZリムーバー1112(米国シプ
レー社剥離液)中で超高波により行なう。このと
き得られるAuパターンのテーパー角は25度であ
つた。ここで用いた材料のエツチング速度はVM
(50゜)=440Å/分、V(50゜)=590Å/分であるの
でd=5300Å、h=7000Åとして5頁(1)式に示す
1、1′を求めると、それぞれ7000Å、8347Åと求
められる。したがつて理論的に得られるテーパー
角は30.9゜となる。
以上二つの実施例に示したように本発明によれ
ばデバイス制作上のプロセスに何ら付加的な制限
を加えることなく容易にテーパー状のパターンを
得ることができる。
また、その方法もフオトレジスト工程を除いて
完全なドライ処理により達成でき、きわめて有好
なものである。
さらに、本発明によればマスクパターン下の基
板表面には、補助層を被着しなくても良いので、
基板表面を清浄に保つことができる。
このことは、マスクパターン下領域に素子を形
成する半導体素子に望ましい効果を与える。
【図面の簡単な説明】
第1図は基板上に被着された厚さdのエツチン
グされるべき層の上に厚さhのマスクパターンを
形成した状態を示す断面図、第2図は補助膜を被
着した状態を示す試料の断面図、第3図は斜め入
射イオンエツチングを行つた後の状態を示す試料
の断面図、第4図は最後にマスクパターンの除去
を行なつた後に得られるパターン形状を示す断面
図である。 1……基板、2……エツチングされるべき被着
膜、3……マスクパターン、4……補助膜、5…
…斜め入射イオンエツチングにより減少したマス
クパターン、6……テーパーエツチングされた被
着膜。

Claims (1)

  1. 【特許請求の範囲】 1 膜の法線方向からθだけ傾いた角度、即ち入
    射角θでのエツチング速度がV(θ)である、厚
    さdのエツチングされるべき被膜上にマスクパタ
    ーンを形成し、続いて、入射角θでのエツチング
    速度がV′(θ)である補助膜を、厚さdV′(θ)/V
    (θ)以 上で全面に被着させた後、試料を回転しつつ、膜
    の法線方向から所定の角度θだけ傾いた方向から
    イオンビームを一様に照射して前記補助膜及びエ
    ツチング除去されるべき被膜とをエツチングマス
    クパターンのシヤドー効果によるテーパーを付け
    ながら連続してエツチング除去し、しかる後前記
    マスクパターンを除去することを特徴とするテー
    パーエツチング法。
JP11277778A 1978-09-12 1978-09-12 Dry taper etching Granted JPS5539645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11277778A JPS5539645A (en) 1978-09-12 1978-09-12 Dry taper etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11277778A JPS5539645A (en) 1978-09-12 1978-09-12 Dry taper etching

Publications (2)

Publication Number Publication Date
JPS5539645A JPS5539645A (en) 1980-03-19
JPS63945B2 true JPS63945B2 (ja) 1988-01-09

Family

ID=14595230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11277778A Granted JPS5539645A (en) 1978-09-12 1978-09-12 Dry taper etching

Country Status (1)

Country Link
JP (1) JPS5539645A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534304B2 (ja) * 1988-03-01 1996-09-11 古河電気工業株式会社 Ribeによるエッチドミラ―の形成方法
JP2742358B2 (ja) * 1992-07-10 1998-04-22 日本電信電話株式会社 半導体光検出器およびその製造方法

Also Published As

Publication number Publication date
JPS5539645A (en) 1980-03-19

Similar Documents

Publication Publication Date Title
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US20030111439A1 (en) Method of forming tapered electrodes for electronic devices
JPH04229627A (ja) 電気中継部構造およびその形成方法
CA1219835A (en) Metal/semiconductor deposition
JPH09321023A (ja) 金属配線の形成方法
JPS63945B2 (ja)
US6133145A (en) Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment
JPH0529211A (ja) 多層レジスト法
JPH11145112A (ja) パターニング方法
JP2515801B2 (ja) 半導体装置
JP2503662B2 (ja) ドライエッチング方法
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
JPS63944B2 (ja)
JPH0121617B2 (ja)
JPH05144812A (ja) 半導体装置の製造方法
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPS58123711A (ja) 磁気バブルメモリ素子の製造方法
JPH0423322A (ja) 半導体装置の製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JP2937537B2 (ja) パターン形成方法
JP2699498B2 (ja) 半導体装置の製造方法
JPH07169739A (ja) ドライエッチング方法
JPS6410096B2 (ja)
JP2002026020A (ja) 半導体装置の製造方法