JPS6387826A - 符号エラ−訂正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は符号エラー訂正装置に係り、積符号の内符号及
び外符号夫々で符号エラー訂正を行なう装置に関する。

従来の技術 従来より、第３図に示す如く、シンボルＷｉｊ（：、ｊ
は整数で１≦１≦ｍ、１≦ｊ≦ｎ）で表わすデータＷの
各列より内符号としてにシンボルのパリティＣ１を生成
し、かつデータＷ及びパリティＣ１の各行より外符号と
して２シンボルのパリティＣ２を生成した積符号がある
。

このような積符号の復号を行なう場合には、まず、デー
タＷ及びパリティＣ１の各列の符号エラー検出及び訂正
を行なう。符号エラーの訂正ができた場合には７０７、
訂正をできない場合には７１７とするエラーフラグを生
成して列毎に記憶する。この後データＷ及びパリティＣ
Ｉ、Ｃ２の各行の符号エラー検出及び訂正を行なう。こ
のときも各行毎にエラーフラグを生成して記憶する。

上記の符号エラー訂正を行なった後データＷがシンボル
単位で出力されるが、旧正不可能な列又は行のシンボル
は出力を行なわずそのシンボルに先行する訂正無し又は
訂正されたシンボルを前値ホールドにより出力する。こ
の出力判定の条件として次の３通りの条件が考えられる
。

■パリティＣ１のエラーフラグが７１７の場合■パリテ
ィＣ２のエラーフラグが？１Ｖの場合■パリティＣ１及
びＣ２のエラーフラグが７１７の場合 従来の符号エラー訂正装置では上記３通りの条件のうら
の−を予め設定して出力判定を行なっていた。

発明が解決しようとする問題点 ここで、例えば条件■が設定された装置では第４図の斜
線部Ｉに示す如くデータＷの１列のシンボルが帯状にエ
ラーとなった場合、全てのパリティＣ１のエラーフラグ
がｖｌｖとなって全データが訂正不可能とされ出力され
ない。同様に条件■を設定すると、第４図の斜線部■の
如く１行のシンボルが帯状にエラーとなった場合全デー
タが訂正不可能として出力されない。

条件■を設定すると第４図示の斜線部１．ＩＩの如きエ
ラーがあっても殆どのデ゛−夕を出力することができる
。しかし、エラー発生確率の高い場合には誤訂正の頻度
が高くなる。従ってデータＷが例えば音声データである
とすると、このデータＷより得られる音声において異常
音を発生してしまうという問題点があった。

本発明は上記の点に鑑みてなされたものであり、符号訂
正後のデータの出力判定条件を可変してエラー発生に応
じてデータを出力する符号エラー訂正装置を提供するこ
とを目的とする。

問題点を解決するための手段 本発明においては、エラーフラグ設定手段は、内符号又
は外符号のエラーフラグを強制的に設定し符号エラー訂
正後のデータの出ツノ判定条件を可変する。

作用 本発明においてはエラーフラグを強制的に設定できるの
で、エラー発生確率の高低に応じて符号エラー訂正後の
データの出力判定条件を可変することができる。

実施例 第１図は本発明装置の第１実施例のシステム構成図を示
す。同図中、メモリ１０は、第３図に示す如きｎｘｒ１
１シンボルのデータＷと、ｋｘｎシンボルのパリティＣ
１と、９ｘ　（ｍ＋ｋ）シンボルのパリティＣ２とを記
憶しており、訂正演算回路１１によりアクセスされて読
み出したシンボルを訂正演算回路１１に供給する。

訂正演算回路１１は例えば８ビツトのアドレスＡＯ〜Ａ
７でＲＯＭ１２をアクセスして符号エラー訂正のマイク
ロプログラムを順次読み出しその実行を行なう。これに
よって第３図に示すデータＷ及びパリティＣ１の各列の
符号エラー検出及び訂正が行なわれ、かつデータＷ及び
パリティＣＩ。

Ｃ２の各行の符号エラー検出及び訂正が行なわれる。訂
正演算回路１１は上記列１５単位でエラー訂正が終了し
た時点でエラー無し又は訂正ができた場合にアドレスＡ
Ｏ〜Ａ７を第１の値とし、訂正不可能な場合にアドレス
ＡＯ〜Ａ７を第２の値としてＲＯＭ１２をアクセスする
。

ＲＯＭ１２はアドレス八８として端子１３より制御信号
を供給されている。この制郭信号は、訂正演算回路１１
が列単位でエラー訂正を終了してアドレスＡＯ〜Ａ７を
上記第１の値又は第２の値として出力するタイミングで
供給され、それ以外の期間ではアドレス八８は７０マと
されている。

ＲＯＭ１２のアドレス八８がｖ　Ｏｖであって、かつア
ドレスＡＯ〜Ａ７が第１の値、第２の値夫々に対応して
ＬＳＢがｖ□ｖ、ｖ１ｖ夫々のデータを記憶している。

また、アドレス八８が９１７であって、かつアドレスＡ
Ｏ〜Ａ７が第１の値又は第２の値に対応してＬＳＢがｖ
ｌｖのデータを記憶している。このＲＯＭ１２及び端子
１３によりエラーフラグ設定手段が構成されている。

上記ＲＯＭ１２のアドレスＡＯ〜Ａ７が第１の値又は第
２の値より読み出されたデータの１８８はエラーフラグ
としてメモリ１４に供給される。

メモリ１１はこれと同時に訂正演算回路１１より第３図
示の各シンボルの列１５単位でインクリメントするアド
レスを供給されておりＲＯＭ１２よりのエラーフラグが
上記列２打型位でメモリ１４に書き込まれる。

ここで、制御信号を７１７とするとパリティＣ１のエラ
ーフラグは強制的に全てｖｌｖとされてメモリ１４に記
憶され、パリティＣ２のエラーフラグはエラー訂正の結
果に応じて記憶される。

訂正演算回路１１は符号エラー訂正後条件■に従ってデ
ータＷの各シンボルの出ツノ判定を行なう。

このとき、パリティＣ１のエラーフラグは全て？ＩＶで
あるので、実質的には条件■の出力判定を行なうことに
なる。つまり制ｕ（ｌ信号の値により出力判定条件を任
意に設定することができる１１例えばエラー訂正符号の
符号語が磁気テープに記録されており、これを再生する
場合には、磁気１−プ、ｖＡ気ヘッド、メカニズム夫々
によって再生信号の符号エラー状態が異なるので、エラ
ー発生確率が高い場合には制御信号を１１７とし誤訂正
による異常音の発生を防止でき、エラー発生確率が低い
場合にはυｌｕｌ！信号を７０７として第４図示の斜線
部工、■の如きエラーがあっても殆どのデータを出力す
ることができる。

なお、制御信号によってパリティＣ２のエラーフラグを
強制的にｖｌｖとしても良いことは勿論である。

第２図は本発明装置の第２実施例のシステム構成図を示
す。同図中、第１図と同一部分には同一符号を付し、そ
の説明を省略する。第２図において、訂正演算回路１１
はアドレスＡＯ−Ａ７を第１の値としてＲＯＭ１２をア
クセスするとき、エラーパルスを１パルス発生してカウ
ント回路２０に供給する。

カウント回路２０は単位時間当りのエラーパルス数をカ
ウントし、カウント値が所定値以下であれば列単位のエ
ラー訂正時にＷ　Ｑ　ｔを出力し、所定値を越えれば列
単位のエラー訂正時にｙｌｖを出力する。行単位のエラ
ー訂正時には常にｖｌｖを出力する。上記カウント回路
２０の出力はオア回路２１に供給される。オア回路２１
はカウンタ回路２０の出力とＲＯＭ１２より読み出され
たエラーフラグの論理和演算を行なってメモリ１４に供
給する。上記のＲＯＭ１２と端′ｆ１３とオア回路２１
によってエラーフラグ設定手段が構成されている。

これによってエラーの数だ多い場合にパリティＣ１のエ
ラーフラグが強１Ｉ１１的に７１１にされる。

これによってエラー発生確率が高い場合にのみ一時的に
条件■の出力判定を行ない、エラー発生確率が低い場合
は条件■の出力判定を行なうことを自動的に制御できる
。

なお、エラーの数が多いときパリティＣ２のエラーフラ
グを強制的に７１７にしても良く、エラーの数が少ない
ときパリティＣ１又はＣ２のエラーフラグを強制的に７
０７にしても良く、上記実施例に限定されない。

発明の効果 上述の如く、本発明によれば、システム構成に応じてデ
ータの出力判定条件を可変できエラー発生確率の高いと
き内符号又は外符号のエラーフラグだけによって符号エ
ラー訂正後のデータの出力判定を行ない誤訂正の頻度を
下げることができ、エラー発生確率の低いとき内符号及
び外符号のエラーフラグによって上記出力判定を（ｊな
い殆どのデータを出力できる。

【図面の簡単な説明】

第１図、第２図夫々は本発明装置の各実施例のシステム
構成図、第３図は積符号のデータ構成を説明するための
図、第４図は積符号におけるエラー状態を説明するため
の図である。 １０．１４・・・メモリ、１１・・・訂正演算回路、１
２・・・ＲＯＭ、１３・・・端子、２０・・・カウント
回路、２１・・・オア回路。 特許出願人　日本ビクター株式会社 □”壮、より 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 データと、該データより生成した内符号と、該データ及
   び内符号より生成した外符号とで構成される積符号の該
   内符号及び外符号夫々を用いて符号エラー訂正を行なう
   と共に、該内符号、外符号夫々の訂正可否を示すエラー
   フラグを生成し、符号エラー訂正後のデータを該エラー
   フラグに応じて出力する符号エラー訂正装置において、 該内符号又は外符号のエラーフラグを強制的に設定し該
   符号エラー訂正後のデータの出力判定条件を可変するエ
   ラーフラグ設定手段を設けたことを特徴とする符号エラ
   ー訂正装置。