JPS6387128A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPS6387128A JPS6387128A JP22892586A JP22892586A JPS6387128A JP S6387128 A JPS6387128 A JP S6387128A JP 22892586 A JP22892586 A JP 22892586A JP 22892586 A JP22892586 A JP 22892586A JP S6387128 A JPS6387128 A JP S6387128A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- channel field
- load driving
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｎチャネル電界効果トランジスタの保護回路
に関し、特に、大電力高速高周波スイッチング用ｎチャ
ネルエンハンスメントモードパワーＭＯＳ Ｆ ＥＴを
過電流および短絡電流から保護する過電流保護回路に関
するものである。
に関し、特に、大電力高速高周波スイッチング用ｎチャ
ネルエンハンスメントモードパワーＭＯＳ Ｆ ＥＴを
過電流および短絡電流から保護する過電流保護回路に関
するものである。
従来の過電流保護回路を第３図に示す。第３図において
、１はドレインが負荷を介して電源に接続された負荷駆
動用ｎチャネル電界効果トランジスタとしてのｎチャネ
ルエンハンスメントモードパワーＭＯ３ＦＥＴ （以下
単にｒＭＯ３ＦＥＴＪという）、２は値がＲ３の電流検
知用抵抗、３は比較器、４はＲＳＳフリップフロツブ５
は負荷、■１は負荷５に電流を供給するための電圧ＶＤ
Ｄの電源、ｖ２は比較器３とＲＳＳフリップフロップに
正の電圧Ｖ□。を供給するための電源、■３は比較器３
に負の電圧−ＶＩＩＡＳを供給するための電源、ｖ４は
比較器３の正側端子に基準電圧■１．。
、１はドレインが負荷を介して電源に接続された負荷駆
動用ｎチャネル電界効果トランジスタとしてのｎチャネ
ルエンハンスメントモードパワーＭＯ３ＦＥＴ （以下
単にｒＭＯ３ＦＥＴＪという）、２は値がＲ３の電流検
知用抵抗、３は比較器、４はＲＳＳフリップフロツブ５
は負荷、■１は負荷５に電流を供給するための電圧ＶＤ
Ｄの電源、ｖ２は比較器３とＲＳＳフリップフロップに
正の電圧Ｖ□。を供給するための電源、■３は比較器３
に負の電圧−ＶＩＩＡＳを供給するための電源、ｖ４は
比較器３の正側端子に基準電圧■１．。
を供給するための電源である。
次に、このように構成された過電流保護回路の動作につ
いて説明する。ＭＯ３ＦＥＴＩがオン状態の場合、通常
の負荷電流ＩＤがＭＯ３ＦＥＴＩと抵抗値Ｒ３の抵抗２
とを通して流れる。このとき、抵抗２の電圧降下１ｔＸ
Ｒ３による比較器３の負側端子の電位は電源■４の基準
電圧■１．．より低く、比較器３はＲＳＳフリップフロ
ップのＲ入力端子に対してリセット信号を出力しないの
で、ＭＯ３ＦＥＴＩのゲートしゃ断は起きない、しかし
、過電流や負荷短絡電流等の異常電流Ｉ、がＭＯ３ＦＥ
ＴＩと抵抗２を通して流れた場合、抵抗２の電圧降下！
、ｘ ＲＳによる比較器３の負側端子の電位は電源■
４の基準電圧■１．．より高くなり、比較器３はＲＳＳ
フリップフロップのＲ入力端子に対してリセット信号を
出力し、ＭＯＳＦＥＴ１はゲートしゃ断によりターンオ
フする。
いて説明する。ＭＯ３ＦＥＴＩがオン状態の場合、通常
の負荷電流ＩＤがＭＯ３ＦＥＴＩと抵抗値Ｒ３の抵抗２
とを通して流れる。このとき、抵抗２の電圧降下１ｔＸ
Ｒ３による比較器３の負側端子の電位は電源■４の基準
電圧■１．．より低く、比較器３はＲＳＳフリップフロ
ップのＲ入力端子に対してリセット信号を出力しないの
で、ＭＯ３ＦＥＴＩのゲートしゃ断は起きない、しかし
、過電流や負荷短絡電流等の異常電流Ｉ、がＭＯ３ＦＥ
ＴＩと抵抗２を通して流れた場合、抵抗２の電圧降下！
、ｘ ＲＳによる比較器３の負側端子の電位は電源■
４の基準電圧■１．．より高くなり、比較器３はＲＳＳ
フリップフロップのＲ入力端子に対してリセット信号を
出力し、ＭＯＳＦＥＴ１はゲートしゃ断によりターンオ
フする。
上述した従来の過電流保護回路においては、次のような
問題があった。
問題があった。
■ＭＯ３ＦＥＴＩがオン状態の時、負荷電流Ｉ。が抵抗
２を流れ続け、■。”ｘＲ３の無益な電力損失が発生す
る。
２を流れ続け、■。”ｘＲ３の無益な電力損失が発生す
る。
■インバータ回路（第２図参照）の場合、フリーホイー
ルダイオードの回復時に流れる過電流で動作してしまう
可能性がある。
ルダイオードの回復時に流れる過電流で動作してしまう
可能性がある。
■比較器３とＲＳフリップフロップ４のバイアス用電源
が必要である。
が必要である。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ＭＯＳＦＥＴを過電流および短
絡電流から保護すると共に、無益な電力損失を発生せず
、フリーホイールダイオード回復時の過電流で動作しな
い簡単な保Ｓｔ回路を得ることにある。
の目的とするところは、ＭＯＳＦＥＴを過電流および短
絡電流から保護すると共に、無益な電力損失を発生せず
、フリーホイールダイオード回復時の過電流で動作しな
い簡単な保Ｓｔ回路を得ることにある。
このような目的を達成するために本発明は、ドレインが
負荷を介して電源に接続された負荷駆動用ｎチャネル電
界効果トランジスタを過電流および短絡電流から保護す
る過電流保護回路において、第１および第２のツェナー
ダイオードから構成され第１のツェナーダイオードのカ
ソードが負荷駆動用ｎチャネル電界効果トランジスタの
ドレインに接続され第２のツェナーダイオードのアノー
ドが負荷駆動用ｎチャネル電界効果トランジスタのソー
スに接続されたダイオード直列体と、入力側が第１およ
び第２のツェナーダイオードの共通接続点と負荷駆動用
ｎチャネル電界効果トランジスタのソースとに接続され
た積分回路と、ゲートとソースとが積分回路の出力側に
接続された保護用ｎチャネル電界効果トランジスタと、
ベースが保護用ｎチャネル電界効果トランジスタのドレ
インに接続されエミッタが負荷駆動用ｎチャネル電界効
果トランジスタのゲートに接続されコレクタが前記負荷
駆動用ｎチャネル電界効果トランジスタのソースに接続
されたバイポーラトランジスタとを設けるようにしたも
のである。
負荷を介して電源に接続された負荷駆動用ｎチャネル電
界効果トランジスタを過電流および短絡電流から保護す
る過電流保護回路において、第１および第２のツェナー
ダイオードから構成され第１のツェナーダイオードのカ
ソードが負荷駆動用ｎチャネル電界効果トランジスタの
ドレインに接続され第２のツェナーダイオードのアノー
ドが負荷駆動用ｎチャネル電界効果トランジスタのソー
スに接続されたダイオード直列体と、入力側が第１およ
び第２のツェナーダイオードの共通接続点と負荷駆動用
ｎチャネル電界効果トランジスタのソースとに接続され
た積分回路と、ゲートとソースとが積分回路の出力側に
接続された保護用ｎチャネル電界効果トランジスタと、
ベースが保護用ｎチャネル電界効果トランジスタのドレ
インに接続されエミッタが負荷駆動用ｎチャネル電界効
果トランジスタのゲートに接続されコレクタが前記負荷
駆動用ｎチャネル電界効果トランジスタのソースに接続
されたバイポーラトランジスタとを設けるようにしたも
のである。
本発明においては、無益な電力損失を発生せず、またフ
リーホイールダイオード回復時の過電流で保護動作が発
生することもない。
リーホイールダイオード回復時の過電流で保護動作が発
生することもない。
本発明に係わる過電流保護回路の一実施例を第１図に示
す。第１図において、６および７はダイオード直列体を
構成する第１および第２のツェナーダイオード、８およ
び９は積分回路を構成する抵抗値Ｒの抵抗および容量値
Ｃのキャパシタ、１０は保護用ｎチャネル電界効果トラ
ンジスタとしてのｎチャネルエンハンスメントモードＭ
ＯＳ ＦＥＴ（以下単にｒＭＯ３ＦＥＴＪという）、
１１はｐｎｐバイポーラトランジスタ、Ｎ１は第１のツ
ェナーダイオードと第２のツェナーダイオードの共通接
続点、Ｎ２は抵抗８とキャパシタ９の共通接続点である
。
す。第１図において、６および７はダイオード直列体を
構成する第１および第２のツェナーダイオード、８およ
び９は積分回路を構成する抵抗値Ｒの抵抗および容量値
Ｃのキャパシタ、１０は保護用ｎチャネル電界効果トラ
ンジスタとしてのｎチャネルエンハンスメントモードＭ
ＯＳ ＦＥＴ（以下単にｒＭＯ３ＦＥＴＪという）、
１１はｐｎｐバイポーラトランジスタ、Ｎ１は第１のツ
ェナーダイオードと第２のツェナーダイオードの共通接
続点、Ｎ２は抵抗８とキャパシタ９の共通接続点である
。
第１図に示すように、ツェナーダイオード６のカソード
はＭ ＯＳ Ｆ Ｅ Ｔ １のコレクタに接続され、ツ
ェナーダイオード７のアノードはＭＯＳＦＥＴ１のソー
スに接続されている。また、上記積分回路は、入力側が
共通接続点Ｎ１とＭＯ３ＦＥＴＩのソースに接続され、
出力側がＭＯ３ＦＥＴＩＯのゲートとソースに接続され
ている。さらに、バイポーラトランジスタ１１は、ベー
スがＭＯ３ＦＥＴＩＯのドレインに接続され、エミッタ
がＭＯ３ＦＥＴＩのゲートに接続され、コレクタがＭＯ
ＳＦＥＴのソースに接続されている。
はＭ ＯＳ Ｆ Ｅ Ｔ １のコレクタに接続され、ツ
ェナーダイオード７のアノードはＭＯＳＦＥＴ１のソー
スに接続されている。また、上記積分回路は、入力側が
共通接続点Ｎ１とＭＯ３ＦＥＴＩのソースに接続され、
出力側がＭＯ３ＦＥＴＩＯのゲートとソースに接続され
ている。さらに、バイポーラトランジスタ１１は、ベー
スがＭＯ３ＦＥＴＩＯのドレインに接続され、エミッタ
がＭＯ３ＦＥＴＩのゲートに接続され、コレクタがＭＯ
ＳＦＥＴのソースに接続されている。
次に、このように構成された過電流保護回路の動作につ
いて説明する。ＭＯ３ＦＥＴＩがオン状態の場合、ドレ
イン・ソース間の電圧降下■。、。
いて説明する。ＭＯ３ＦＥＴＩがオン状態の場合、ドレ
イン・ソース間の電圧降下■。、。
Ｎ）はツェナーダイオード６のツェナー電圧ＶＺＩとツ
ェナーダイオード７のツェナー電圧Ｖ。との総合電圧降
下ＶＺｌ＋ＶＺ！より低いので、ツェナーダイオード６
と７にはリーク電流しか流れない、従って、ＭＯ３ＦＥ
ＴＩＯおよびバイポーラトランジスタ１１は動作しない
。
ェナーダイオード７のツェナー電圧Ｖ。との総合電圧降
下ＶＺｌ＋ＶＺ！より低いので、ツェナーダイオード６
と７にはリーク電流しか流れない、従って、ＭＯ３ＦＥ
ＴＩＯおよびバイポーラトランジスタ１１は動作しない
。
過電流または負荷短絡電流が発生した場合、ＭＯ３ＦＥ
ＴＩのドレイン・ソース間電圧ＶＤ！＋ＯＮ）はｖｚ
Ｉ＋Ｖ ｚ ｚより高くなり、ＭＯ３ＦＥＴＩＯのゲー
ト・ソース間に■２□の電圧が時定数ＲＣ（抵抗８とキ
ャパシタ９による時定数）による遅れ時間１ｄで印加さ
れる。この遅れ時間ｔ４の後、ＭＯ３ＦＥＴＩＯがオン
状態になると、バイポーラトランジスタ１１にベース電
流が流れ、トランジスタ１１はターンオンする。これに
より、ＭＯ３ＦＥＴＩのゲート・ソース間の電位差がほ
ぼゼロとなり、ＭＯ３ＦＥＴＩはオフとなって保護され
る。
ＴＩのドレイン・ソース間電圧ＶＤ！＋ＯＮ）はｖｚ
Ｉ＋Ｖ ｚ ｚより高くなり、ＭＯ３ＦＥＴＩＯのゲー
ト・ソース間に■２□の電圧が時定数ＲＣ（抵抗８とキ
ャパシタ９による時定数）による遅れ時間１ｄで印加さ
れる。この遅れ時間ｔ４の後、ＭＯ３ＦＥＴＩＯがオン
状態になると、バイポーラトランジスタ１１にベース電
流が流れ、トランジスタ１１はターンオンする。これに
より、ＭＯ３ＦＥＴＩのゲート・ソース間の電位差がほ
ぼゼロとなり、ＭＯ３ＦＥＴＩはオフとなって保護され
る。
次に、第１図の過電流保護回路をインバータ回路に適用
した場合の通常動作について第２図を用いて説明する。
した場合の通常動作について第２図を用いて説明する。
第２図に示すようなインバータ回路では、上側アームの
ダイオード１２が電流Ｉ。
ダイオード１２が電流Ｉ。
でフリーホイールしている時に下側のＭＯＳＦＥＴ１が
オンすると、ダイオード１２は逆回復するが、この逆回
復時間ｔｒｒだけ逆電流Ｉ−がＭＯ３ＦＥＴＩに流れる
。従って、この時間ｔｒｒＯ間に保護回路が動作するこ
とがないように、積分回路の遅れ時０間ｔ４をダイオー
ド１２の逆回復時間ｔ、、、、より長く設定する。これ
により逆電流１ ｒｒによるＭＯ３ＦＥＴＩのしゃ断を
防止することができる。なお、第２図において、１３は
電圧■ＤＩ、を供給するための電源線、１４は共通線、
Ｓｌはスイッチである。
オンすると、ダイオード１２は逆回復するが、この逆回
復時間ｔｒｒだけ逆電流Ｉ−がＭＯ３ＦＥＴＩに流れる
。従って、この時間ｔｒｒＯ間に保護回路が動作するこ
とがないように、積分回路の遅れ時０間ｔ４をダイオー
ド１２の逆回復時間ｔ、、、、より長く設定する。これ
により逆電流１ ｒｒによるＭＯ３ＦＥＴＩのしゃ断を
防止することができる。なお、第２図において、１３は
電圧■ＤＩ、を供給するための電源線、１４は共通線、
Ｓｌはスイッチである。
上記実施例においては、保護対象をＭＯＳＦＥＴとした
が、Ｉ ＧＢＴなどを保護対象とすることもできる。ま
た、第１図のＭＯ３ＦＥＴＩ １の代わりにｎｐｎバイ
ポーラトランジスタを適用することも可能である。
が、Ｉ ＧＢＴなどを保護対象とすることもできる。ま
た、第１図のＭＯ３ＦＥＴＩ １の代わりにｎｐｎバイ
ポーラトランジスタを適用することも可能である。
以上説明したように本発明は、第１および第２のツェナ
ーダイオードから構成されたダイオード直列体と、第２
のツェナーダイオードの出力電圧を入力する積分回路と
、この積分回路の出力を入力する保護用ｎチャネル電界
効果トランジスタと、この保護用ｎチャネル電界効果ト
ランジスタの出力を入力するバイポーラトランジスタと
を設けたことにより、負荷駆動用ｎチャネル電界効果ト
ランジスタに過電流および短絡電流が流れた場合にある
遅れ時間で負荷駆動用ｎチャネル電界効果トランジスタ
をしゃ断することができるので、負荷駆動用ｎチャネル
電界効果トランジスタを過電流および短絡電流から保護
できると共に、無益な電力損失を発生せず、フリーホイ
ールダイオード回復時の過電流で動作しない簡単な保護
回路を得ることができる効果がある。
ーダイオードから構成されたダイオード直列体と、第２
のツェナーダイオードの出力電圧を入力する積分回路と
、この積分回路の出力を入力する保護用ｎチャネル電界
効果トランジスタと、この保護用ｎチャネル電界効果ト
ランジスタの出力を入力するバイポーラトランジスタと
を設けたことにより、負荷駆動用ｎチャネル電界効果ト
ランジスタに過電流および短絡電流が流れた場合にある
遅れ時間で負荷駆動用ｎチャネル電界効果トランジスタ
をしゃ断することができるので、負荷駆動用ｎチャネル
電界効果トランジスタを過電流および短絡電流から保護
できると共に、無益な電力損失を発生せず、フリーホイ
ールダイオード回復時の過電流で動作しない簡単な保護
回路を得ることができる効果がある。
第１図は本発明に係わる過電流保護回路の一実施例を示
す回路図、第２図はインバータ回路に適用された過電流
保護回路を示す回路図、第３図は従来の過電流保護回路
を示す回路図である。 １．１０・・・ＭＯＳＦＥＴ、５・・・負荷、６，７・
・・ツェナーダイオード、８・・・抵抗、９・・・キャ
パシタ、１１・・・ｐｎｐバイポーラトランジスタ。
す回路図、第２図はインバータ回路に適用された過電流
保護回路を示す回路図、第３図は従来の過電流保護回路
を示す回路図である。 １．１０・・・ＭＯＳＦＥＴ、５・・・負荷、６，７・
・・ツェナーダイオード、８・・・抵抗、９・・・キャ
パシタ、１１・・・ｐｎｐバイポーラトランジスタ。
Claims (1)
- ドレインが負荷を介して電源に接続された負荷駆動用ｎ
チャネル電界効果トランジスタを過電流および短絡電流
から保護する過電流保護回路において、第１および第２
のツェナーダイオードから構成され第１のツェナーダイ
オードのカソードが前記負荷駆動用ｎチャネル電界効果
トランジスタのドレインに接続され第２のツェナーダイ
オードのアノードが前記負荷駆動用ｎチャネル電界効果
トランジスタのソースに接続されたダイオード直列体と
、入力側が第１および第２のツェナーダイオードの共通
接続点と前記負荷駆動用ｎチャネル電界効果トランジス
タのソースとに接続された積分回路と、ゲートとソース
とが前記積分回路の出力側に接続された保護用ｎチャネ
ル電界効果トランジスタと、ベースが前記保護用ｎチャ
ネル電界効果トランジスタのドレインに接続されエミッ
タが前記負荷駆動用ｎチャネル電界効果トランジスタの
ゲートに接続されコレクタが前記負荷駆動用ｎチャネル
電界効果トランジスタのソースに接続されたバイポーラ
トランジスタとを備えたことを特徴とする過電流保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22892586A JPS6387128A (ja) | 1986-09-26 | 1986-09-26 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22892586A JPS6387128A (ja) | 1986-09-26 | 1986-09-26 | 過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387128A true JPS6387128A (ja) | 1988-04-18 |
Family
ID=16884005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22892586A Pending JPS6387128A (ja) | 1986-09-26 | 1986-09-26 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0968871A2 (en) * | 1998-07-03 | 2000-01-05 | Hitachi, Ltd. | Power-feed control apparatus provided in a vehicle |
| US6205010B1 (en) | 1996-11-14 | 2001-03-20 | Hitachi, Ltd. | Switch circuit having protection function to interrupt input of control signal |
| US6373671B1 (en) | 1998-10-16 | 2002-04-16 | Hitachi, Ltd. | Apparatus with an over-current shutdown means and an over-temperature shutdown means |
-
1986
- 1986-09-26 JP JP22892586A patent/JPS6387128A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205010B1 (en) | 1996-11-14 | 2001-03-20 | Hitachi, Ltd. | Switch circuit having protection function to interrupt input of control signal |
| EP0968871A2 (en) * | 1998-07-03 | 2000-01-05 | Hitachi, Ltd. | Power-feed control apparatus provided in a vehicle |
| US6320275B1 (en) | 1998-07-03 | 2001-11-20 | Hitachi, Ltd. | Power-feed control apparatus provided in a vehicle |
| US6373671B1 (en) | 1998-10-16 | 2002-04-16 | Hitachi, Ltd. | Apparatus with an over-current shutdown means and an over-temperature shutdown means |
| DE19949783B4 (de) * | 1998-10-16 | 2004-02-26 | Hitachi, Ltd. | Vorrichtung mit Überstrom-Abschalteinrichtung und Übertemperatur-Abschalteinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757600A (en) | Reverse battery protection circuit | |
| EP0585926A2 (en) | Insulated gate semiconductor device | |
| US5592117A (en) | Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation | |
| JPH02266712A (ja) | 半導体装置 | |
| EP0181148B1 (en) | Semiconductor device | |
| JPS6382123A (ja) | 駆動回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| JPH07298602A (ja) | パワー素子駆動回路 | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| US6404275B1 (en) | Modified current mirror circuit for BiCMOS application | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JPS6387128A (ja) | 過電流保護回路 | |
| US6246557B1 (en) | Loss of ground protection for electronic relays | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| JPH11195971A (ja) | パワーデバイスの駆動回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH0818417A (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP3008484B2 (ja) | 保護回路 | |
| JP3918778B2 (ja) | 保護回路 | |
| JP3455001B2 (ja) | 半導体装置 | |
| JP3396605B2 (ja) | 同期整流回路の制限回路 |