JPS637673A - 化合物半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体へテロ接合を有するＰＩＮフォトダイ
オードなどの化合物半導体素子およびその製造方法に関
するものである。

（従来の技術） １．０〜１．７ｍ帯（長波長帯）の光フアイバ通信は、
高純度光ファイバがこの波長帯域で低分散、低損失の特
性を示すため注目されている。この長波長帯域における
受光素子として現在Ｇｅ、　ＩｎＧａＡｓ。

ＩｎＧａＡｓＰなどの材料を用いたＰＩＮフォトダイオ
ードとアバランシェフォトダイオードなどが用いられて
いる。ＩｎＧａＡｓおよびＩｎＧａＡｓＰのＰＩＮフォ
トダイオード、アバランシェフォトダイオードは。

ＧｅのＰＩＮフォトダイオード、アバランシェフォトダ
イオードに比べ暗電流が小さく、温度特性が良いという
特長を持つ。

第３図は従来のＩｎＧａＡｓ　／　ＩｎＰ拡散型テパー
ドメサＰＩＮダイオードを示し、１はｎ＋型ＩｎＰ基板
、２はｎ−型ＩｎＰエピタキシャル層で、そのキャリア
密度および膜厚はそれぞれ５Ｘ１０’ａｎ−’および２
μｍである。３はｎ−型Ｉｎ０．５ｊＧａａ、　４７Ａ
！！工ピタキシヤル層で、台形状に形成されておりキャ
リア密度および膜厚はそれぞれ５Ｘ１０”ｃｍ−”およ
び２ｐＩ１１である６４は台形状ｎ−型ＩｎＧａＡｓ層
３の台形状の傾斜部を含む表面を全て覆うようにＺｎを
拡散したｐ０型ＩｎＧａＡｓ層で、表面濃度および拡散
深さはそれぞれＩ　Ｘ　１０”　ｃｓ−”および１μｍ
である。５はｎ−型ＩｎＧａＡｓ層３の周辺部のｎ−型
ＩｎＰ層２の表面にＺｎを拡散したｐゝ型ＩｎＰ層で、
表面濃度および拡散深さはそれぞれＬ　Ｘ　１０”　ａ
ａ−３および１．６μｍである。

６および７はそれぞれｐ４型ＩｎＧａＡｓ層４およびｎ
４型ＩｎＰ基板１のオーミック接触をとるための金属届
で、　Ｔｉ−Ｐｔ−Ａｕの蒸着膜である６８はＳｉ、Ｎ
、膜層であり、受光部Ａでは無反射コーテイング膜とな
り、ｎ−型ＩｎＰ層２とｐ０型ＩｎＰ層５との接合表面
では表面保護膜となる。

（発明が解決しようとする問題点） このような従来の半導体素子は、ｎ−型とｐ−型の接合
表面はＩｎＰ層にあり、ＳＬ、　Ｎ４膜層８との界面の
リーク電流はＩｎＧａＡｓ　／　ＩｎＰ拡散型プレーナ
ＰＩＮフォトダイオードに比べて低く押えられる特長を
もち、直径８０μｍφの場合、１０ｖバイアス時で暗電
流は１００ＰＡ以下と低い値を示す。しかし、高電界を
印加するとｐ＋型ＩｎＰ層５とｎ−型ＩｎＰＭ２のｐ＊
−ｎ−接合で電界が集中し、アバランシェブレークダウ
ンを起こし易いという問題点があった。

本発明は、このような長波長帯の受光素子としてのＩｎ
ＧａＡｓ／　ＩｎＰ−Ｐ　Ｉ　Ｎフォトダイオードにお
いて、低暗電流でなおかつ高耐圧のものを提供しようと
するものである。

（問題点を解決するための手段）　− 第１の発明の化合物半導体素子は、第１導電型あるいは
半絶縁性のＩｎＰ基板上に第１導電型のＩｎＰよりなる
第１の層、第１導電型の ＩｎｘＧａｘ−、Ａｓ、−ｙＰｙよりなる第２の層、第
１導電型のＩｎＧａＡｓよりなり上記第２の層とで台形
をなす第３の層が順次積層して設けられ、上記第２の層
と上記第３の層とで形成される台形の側面を含む全表面
および該台形の周囲の上記第１の層の表面に第２導電型
の不純物拡散層が形成され、該第１の層における拡散層
は不純物濃度が低くかつ浅い層をなすようにしたもので
ある。

第２の発明は、第１の発明の化合物半導体素子の製造方
法であり、第１導電型あるいは半絶縁性のＩｎＰ基板上
に第１導電型のＩｎＰよりなる第１の層、第１導電型の
Ｉｎｘａａ＞−ｘＡｓｘ−ｖｐｖよりなる第２の層、第
１導゛社型のＩｎＧａＡｓよりなる第３の層を順次形成
する工程と、上記第３の層が台形状になるようエツチン
グする工程と、台形状にした上記第３の層の側面を含む
表面全体および該台形の周囲の上記第２の層の表面から
第２導電型の不純物を該第１の層には低濃度にかつ浅い
層をなすように拡散する工程と、上記第３の層下部以外
の上記第２の層をエツチングする工程とよりなるもので
ある。

（作　用） 第１導電型ＩｎＰよりなる第１の層と、該第１の層での
第２導電型の不純物拡散層とのキャリア濃度差が緩和さ
れることにより拡散電位が減少し、上記拡散層の深さが
浅いことにより電界の集中が緩和して、アバランシェブ
レークダウンに至るまでの電圧が大きくなる。

（実施例） 第１図は本発明の化合物半導体素子の一実施例を示し、
１１はｎ″型ＩｎＰ基板、１２はｎ−型１ｎＰエピタキ
シャル層である第１の層で、キャリア密度および膜厚は
それぞれ例えば５　Ｘ　１０”　ａｌｌ−’および２μ
ｍである。１３はｎ−型Ｉｎ。、　’Ｉ）ｃａｎ、　２
？ＡｓＯ，Ｇ３Ｐ０．３７工ビタキシヤル層である第２
の層であり、キャリア密度および膜厚はそれぞれ例えば
５Ｘ１０’■−３および０．５ｐｍである。１４はｎ−
型Ｉｎ０．１３Ｇａｏ、　４．　Ａｓエピタキシャル層
である第３の層であり、キャリア密度および膜厚はそれ
ぞれ例えば５　Ｘ　１０１ｓａｎ−’および１．５μｍ
である。この第３の層１４と第２の層１３とは台形状を
している。１５は第３の層１４の傾斜部を含む全表面を
覆うように不純物例えばＺｎを拡散したｐ＋型ＩｎＧａ
Ａｓ層で、拡散深さは例えば１ｐｒｒｒである。

１６はｎ゛型ＩｎＧａＡｓＰ層である第２の層１３の台
形状の傾斜部の表面に例えばＺｎを拡散したｐ０型型Ｉ
ｎＧａＡｓ層、１７は第２の層１３の周辺部の第１の層
１２の表面に例えばＺｎを拡散したｐ０型ＩｎＰ層であ
る。　１８．１９はそれぞれ第３の層１４の拡散層１５
および基板１１にオーミック接触をとるための金属で、
例えばＴｉ−Ｐｔ−Ａｕの蒸着膜である。２０は受光部
Ｂでは無反射コーテイング膜となり、第１の層１２のｎ
−型ＩｎＰ層とこの層１２に形成された拡散層のｐ９型
１ｎＰ層Ｉ７の接合表面では表面保護膜となるＳｉ、　
Ｎ４膜層である。

曲率部を有し第１の層１２のｎ−型１ｎＰ層との間が最
も接近していることによって電界濃度の最も高くなる拡
散層１７のｐ０型ＩｎＰ層の不純物濃度が低く、これら
両層の接合が浅いため、逆バイアス時のアバランシェブ
レークダウンを起こしにくくなる。

直径８０μｍφの素子を上記実施例の構造で試作した結
果、耐圧は３０Ｖと従来の素子に比べて５ｖ高い値が得
られた。

つぎに上記構造の素子の製造方法を第２図を参照して説
明する。

（ａ）　ｎ＋型ＩｎＰ基板１１の表面にｎ−型ＩｎＰ層
の第１の層１２（たとえばキャリア密度５Ｘ１０”■−
３、厚さ２膜ｍ）、　　ｎ−型ＩｎＧａＡｓＰ層の第２
の届１３（たとえばキャリア密度５Ｘ１０”ａｎ−’、
厚さ０．４μｍ）、ｎ−型ＩｎＧａＡｓ層の第３の層１
４（たとえばキャリア密度５ＸＩＯ”Ｃｌ１１−’、厚
さ１　、６μｍ）を順次に１例えば液相エピタキシャル
成長法により形成する。このときの状態は第２図（ａ）
に示される。

（ｂ）つぎにｎ−型ＩｎＧａＡｓ層の第３の層１４を台
形状にするようエツチングを行なう。エツチングされた
状態は第２図（ｂ）に示される。このエツチングは、側
面をテーパー状にすると、表面がなめらかになるためそ
の後の工程における写真食刻洗浄、保護膜の堆積等が容
易であるという利点がある。

（ｃ）つぎに、ｎ−型ＩｎＧａＡｓ層の第３の層１４の
台形状の側面を含む表面の全体およびこの第３の層１４
の周辺部のｎ−型ＩｎＧａＡｓＰ層の第２の層１３の表
面からｐ型不純物を選択拡散する。このときｐ型不純物
が、ｎ−型ＩｎＧａＡｓＰ層の第２層１３を通してｎ−
型ＩｎＰ層の第１の層１２に拡散するように行なう。

このｐ型不純物の選択拡散は、例えばＳｉ、　Ｎ、膜を
選択拡散のマスクとして封管法により行なってもよい。

前記（ａ）項で述べたエピタキシャル条件およびＳＯＯ
℃２０分の拡散条件で、ｎ−型ＩｎＧａＡｓ層の第３の
層１４に１μｍ、ｎ−型ＩｎＰ層の＠１の層１２に０．
４μｍの拡散深さに拡散する。このｐ型不純物の選択拡
散は他の方法１例えば封管法によるＣｄの拡散あるいは
Ｚｎ、　Ｃｄ、　ＭＫ、　Ｂｅなどのイオン注入法など
によってもよい。その後、拡散層のＩｎＧａＡｓ層１５
下部のＩｎＧａＡｓＰ層の第２の層１３以外のＩｎＧａ
ＡｓＰ層１６およびＩｎＧａＡｓ層の第１の層１２をエ
ツチングで取り除く。

このエツチングは１例えばレジスト＋　５ｉＯ２１Ｓｉ
、Ｎ４膜などをヤスクとして、　Ｈ，ＳＯ２とＨ，Ｏ，
とＨ２Ｏの１：１：５の混合液で、エツチング速度の違
い（例えばＩｎＧａＡｓは２００００人／ｍｉｎ、Ｉｎ
ＧａＡｓＰは１５００人／ｍ１ｎ）により選択的に行な
えばよい。

（ｄ）つぎにオーミック接触をとるための金属、例えば
Ｔｉ−Ｐｔ−Ａｕ蒸着膜１８．１９を形成する。この蒸
着膜１８．１９は他の金属、例えばＡｕ、　Ｎｉ、　Ｃ
ｒ、　Ａｌｌ＋Ｇｅなどオーミック接触が得られるもの
であればよい。このようにした状態は第２図（ｄ）に示
される。

最後に第１図に示すように、受光部では無反射コーテイ
ング膜となる表面保護膜２０を形成する。

この保護膜は例えばＳｉ３Ｎ、　、　５ｉ０２などの材
質のものでよい。

なお図示の実施例では、ｎ″″型ＩｎＰ基板１１に対す
るオーミック接触金ａ１９は裏面に取り付けているが、
表面に取りつけてもよい。

（発明の効果） 以上のように本発明によれば、低暗電流でありながら耐
圧性を向上した長波長帯の受光素子としての半導体素子
とすることができ、長波長帯光フアイバ通信の発展に寄
与し得る。

【図面の簡単な説明】

第１図は本発明にかかる化合物半導体素子の−実施例の
断面図、第２図は本発明により化合物半導体を製造する
各工程における状態を示す断面図、第３図は従来のチー
バードメサ型工ｎＧａＡｓ／　ＩｎＰ−ＰＩＮフォトダ
イオードの断面図を示す。 ＩＪ・・・ＩｎＰ基板、　１２・・・第１の層、　１３
・・・第２の層、１４・・・第３の層、　１５．１６．
１７・・・不純物拡散層。 特許出願人　松下電器産業株式会社 第（図 １１・・°ＥｎＰ幕版 １２・オＮ１１ １３・・７２の層 １４・・−第３つ層

Claims (2)

【特許請求の範囲】
1. （１）第１導電型あるいは半絶縁性のＩｎＰ基板上に第
   １導電型ＩｎＰよりなる第１の層、第１導電型のＩｎ＿
   ｘＧａ＿１＿−＿ｘＡｓ＿１＿−＿ｙＰ＿ｙよりなる第
   ２の層、第１導電型のＩｎＧａＡｓよりなり上記第２の
   層とで台形をなす第３の層が順次積層して設けられ、上
   記第２の層と上記第３の層とで形成される台形の側面を
   含む全表面および該台形の周囲の上記第１の層の表面に
   第２導電型の不純物拡散層が形成され、該第１の層にお
   ける拡散層は不純物濃度が低くかつ浅い層をなすことを
   特徴とする化合物半導体素子。
2. （２）第１導電型あるいは半絶縁性のＩｎＰ基板上に第
   １導電型のＩｎＰよりなる第１の層、第１導電型のＩｎ
   ＿ｘＧａ＿１＿−＿ｘＡｓ＿１＿−＿ｙＰ＿ｙよりなる
   第２の層、第１導電型のＩｎＧａＡｓよりなる第３の層
   を順次形成する工程と、上記第３の層が台形状になるよ
   うエッチングする工程と、台形状にした上記第３の層の
   側面を含む表面全体および該台形の周囲の上記第２の層
   の表面から第２導電型の不純物を該第１の層には低濃度
   にかつ浅い層をなすよう拡散する工程と、上記第３の層
   下部以外の上記第２の層をエッチングする工程とよりな
   ることを特徴とする化合物半導体素子の製造方法。