JPS6375889A - メモリカ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 外部電源端子に印加される外部電源電圧によって制御さ
れる第１のスイッチ素子および制御信号端子に印加され
る制御信号電圧によって制御される第２のスイッチ素子
が、カード入出力端子と該カードに搭載されたメモリ入
出力端子との間に直列に接続されていることを特徴とす
るメモリカードであって、該メモリカードが外部電源（
システム電源）から抜かれている時あるいは該メモリの
スタンドバイ時において、仮に外界から静電気、ノイズ
信号等のストレスが加わったような場合にも、該メモリ
におけるデータを確実に保持し、データ破壊を起す可能
性が完全に阻止されている。

〔産業上の利用分野〕

本発明はメモリカードに関し、特にキャッシュカード等
に使用され高速読出しを行わせるのに適したメモリカー
ドに関する。

〔従来の技術〕

従来この種のメモリカードにおいて、内部電池によって
メモリの情報を保持させるには、該メモリを負論理で動
作させる場合、該メモリに設けられているチップセレク
ト信号用の端子（τ子端子）の電位を所定のレベル以上
に維持しておくことが必要である。

すなわちこの場合、外部電源が切れて該メモリへの供給
電源が内部電池側に切り換ったとしても、該当で丁端子
のレベルが該所定値以下に一時期でもなれば、そのとき
該メモリがアクティブ状態となり、内部電池から電流が
消費されて電池寿命を短縮し、またそのとき仮に該メモ
リにおけるライトイネーブル信号用の端子（ＷＥ端子）
の電位も該所定値以下となっていれば、該メモリへの誤
書込みが行われてデータ破壊を起す危険がある。

またメモリカードが外部電源（システム電源）から抜か
れている時に、該で丁端子等は上述したように所定のレ
ベル以上に維持されてフローティングという不安定な状
態になっているので、外界から静電気、ノイズ信号等の
ストレスが加わった場合には、やはりデータ破壊を起す
可能性が大きいという問題点がある。

〔発明が解決しようとする問題点〕

本発明はかかる問題点を解決するためになされたもので
、該メモリカードが外部電源（システム電源）から抜か
れている時、あるいは該メモリの待機時（スタンドバイ
時）において、該メモリデータの完全な保持（データ破
壊の防止）と消費電力の節約とを計ったものである。

〔問題点を解決するための手段〕

かかる問題点を解決するために、本発明においては、外
部電源端子に印加される外部電源電圧によって制御され
る第１のスイッチ素子および制御信号端子に印加される
制御信号電圧によって制御される第２のスイッチ素子が
カード入出力端子と該カードに搭載されたメモリ入出力
端子との間に直列に接続されているメモリカードが提供
される。

〔作　用〕

上記構成によれば、該メモリカードの外部電源端子が抜
かれた時や該外部電源が切れたときには該第１のスイッ
チ素子がオフになり、−労咳メモリのスタンドバイ時に
は該第２のスイッチ素子がオフとなる。かかる二重のス
イッチ素子による力７トオフを行うことによって、該メ
モリカードが該外部電源（システム電源）から抜かれて
いる時や該メモリのスタンドバイ時などに、仮に外界か
ら該メモリカードに静電気あるいはノイズ信号等が印加
されても、それらの侵入を確実にカットし、メモリデー
タの破壊を起す可能性が完全に阻止される。

〔実施例〕

第１図は本発明の１実施例としてのメモリカードの構成
を示す回路図であって、Ｅは内部電池、Ｓは外部電源端
子、Ｂは制御信号端子であって該カード（メモリ）の使
用時にハイレベルの制御信号が印加される。１．．１．
はカード入出力端子であって、該端子■８からは例えば
ライトイネーブル信号ＷＥが入力されて該メモリＭの入
出力端子１．／に供給され、また該端子■７からは例え
ばチップセレクト信号τ丁が入力されて該メモリＭの入
出力端子１　、　７　　に供給される。

Ｔｒｌはベースとコレクタとが短絡されたトランジスタ
であってダイオードとして機能し、外部電源（システム
電源）が入っている場合に内部電池側がカットオフされ
る。またＴＦｔはベースとコレクタとが短絡されたトラ
ンジスタであってダイオードとして機能し、外部電源（
システム電源）が切れた場合に該外部電源がカントオフ
される。Ｃはノイズ防止用コンデンサであり、またＲ＋
、Ｒｚはプルアップ抵抗であうで該メモリＭが負論理で
動作する場合、該メモリ入出力端子ＴＩ’＋ＩＦ１　′
をＶｃｃレベル（スタンドバイ状態）にプルアップする
。なお該メモリＭが正論理で動作する場合には、該抵抗
Ｒ，，Ｒ２を通して該メモリ入出力端子１．’、１．’
をグラウンドレベルにプルダウンする。

Ａ＋＋、Ａ□は該外部電源端子Ｓに印加される外部電源
電圧によって制御される第１のスイッチ素子（双方向ス
イッチ）であって、該外部電源端子Ｓに外部電源電圧が
印加されたときオンとなり、該外部電源端子Ｓが該外部
電源（システム電源）から抜かれたときオフとなる。な
おＴ、はコレクタとベースとが短絡されたトランジスタ
であってダイオードとして機能し、またＲ３は抵抗であ
る。

一方、ＡＩｚ＋Ａ、□は該制御信号端子Ｂに印加される
制御信号電圧によって制御される第２のスイッチ素子（
双方向スイッチ）であって、該カード入出力端子と該メ
モリの入出力端子との間において該第１のスイッチ素子
Ａｌ１．Ａ４１とそれぞれ直列に接続され、該制御信号
端子Ｂに印加される制御信号電圧（該メモリの使用時に
ハイレベルとなる）が印加されたときにオンとなり、該
制御信号電圧が印加されていないときはオフとなる。な
おＲ４は抵抗である。

したがっていま、メモリのスタンドバイ時、制御信号端
子Ｂに印加される制御信号電圧をロウレベル（あるいは
カットオフ）とすることにより、該抵抗Ｒ４により素早
く該スイッチ素子Ａ　１　ｚ　。

Ａｎｔに供給される制御電圧をロウレベルに下げ、該ス
イッチ素子ＡＩ　ｔ　＋　Ａ　６ｚをオフさせ、入力信
号１、、Ｉ、、　（チップセレクト信号Ｃ３およびライ
トイネーブル信号ＷＥ）をカットオフする。

更にメモリカードを抜いた時や外部電源（システム電源
）が切れた時には、抵抗Ｒ１により素早く該スイッチ素
子Ａ＋＋、Ａ□に供給される制御電圧をロウレベルに下
げ、該スイッチ素子Ａｌｌ　。

Ａ７１をオフさせ、このとき上記スイッチ素子Ａ　１　
ｚ　。

Ａｎｚもオフとなることにより、該カード入出力端子１
．．Ｉ、と該メモリの入出力端子１１　′。

１、ｔとの間を該第１および第２のスイッチ素子により
二重にカットオフする。したがって、特にメモリカード
が抜かれているときなどに、仮に強力な静電気やノイズ
信号が該カード入出力端子に印加されたとしても、その
際には、上記各スイッチ素子によって二重のカットオフ
がなされるので、該強力な静電気やノイズ信号がメモリ
入出力端子に侵入するのを完全に阻止し、それによるデ
ータ破壊を確実に防止することができる。すなわち上記
各スイッチ素子には、それらと並列に寄生容量（上記第
１図にはスイッチ素子Ａ、に形成される寄生容１１ｃｓ
のみが示される）が形成されているが、上記第１および
第２の各スイッチ素子を設けることによって、これらの
スイッチ素子のオフ時には、該各スイッチ素子に形成さ
れる寄生容量が直列に接続されることになり、これによ
って該カード入出力端子に印加される静電気やノイズ信
号が強力なものであっても、該直列接続された寄生容量
を通じ２の静電気やノイズ信号の侵入は完全に不可能と
なる。

第２図は、上記第１および第２のスイッチ素子（双方向
スイッチ）の１具体例を示すもので、Ｑ　Ｉ　、Ｑ＋　
’　ｓＱ＊ｒＱｌ’　ｉおよび口３　＊　Ｑ３′はそれ
ぞれ１対のＰチャネルトランジスタ（Ｑ＋　、　Ｃｈ　
、　ＱＳ）およびＮチャネルトランジスタ（Ｑ＋　’　
、　Ｑｚ’　、　Ｑａ’　）からなるＣＭＯ３型のトラ
ンスファゲート、口、１口、′；ＱＳ　＋　ＱＳ　’　
；およびＱ＆　＋　Ｑ６′はそれぞれ１対のＰチャネル
トランジスタ（Ｑ４　、　Ｑｓ　、　Ｑ６）およびＮチ
ャネルトランジスタ（Ｑ４’　、Ｑｓ　’　、Ｑ６　’
　）からなるインバータであり、更にＱ、はＮチャネル
トランジスタである。

したがっていま制御信号端子Ｂからハイレベルの制御信
号が印加されたときには、該各１対のトランジスタＱ４
＋０４−’　；Ｑ５．Ｑｓ′からなる各インバータの出
力がそれぞれロウレベルおよびハイレベルとなって各ト
ランジスタＱ、、Ｑ、、Ｑ、およびＱ　Ｉ　’　ｐ　Ｑ
２　’　ｇ　Ｑ３′の各ゲートに印加され、該１対のト
ランジスタＱｌ　＋　Ｑｌ′からなる第１のトランスフ
ァゲートがオンとなるとともに、８亥１対のトランジス
タｏｘ　ｌ　ＱＺ′およびＱＳ　＋　０３′からなる第
２および第３のトランスファゲートもオンとなって上記
第１のトランスファゲートと並列の回路を形成し、これ
によって１対の入出力端子１１０間が低抵抗のオン状態
とされる。なおこのとき、１対のトランジスタＱ＆＋Ｑ
６′からなるインバータの出力はロウレベルとなって該
ＮチャネルトランジスタＱ７はオフとなり、上述したよ
うに１対の入出力端子１１０間に第２および第３のトラ
ンスファゲートからなる並列回路が形成されることにな
る。

〔発明の効果〕

本発明によれば、メモリカードが外部電源から抜かれて
いる時、あるいは該メモリのスタンドバイ時などにおい
て、外界から静電気あるいはノイズ信号などが該カード
入出力端子に印加されたとしても、これらの静電気やノ
イズ信号が該メモリ入出力端子に侵入するのを確実にカ
ットしてメモリデータの破壊を完全に阻止することがで
きるとともに、該メモリの消費電力をも節約することが
できる。

【図面の簡単な説明】

第１図は、本発明の１実施例としてのメモリカードの構
成を示す回路図、 第２図は、第１図におけるスイッチ素子（双方向スイッ
チ）の具体的構成を例示する図である。 （符号の説明） Ｅ：内部電池、 Ｓ：外部電源端子、 Ｂ：制御信号端子、 Ｉ、、Ｉｎ　：カード入出力端子、 ■＋’ｌｆｉ”メモリ入出力端子、 Ａ＋＋　＋　／’ｚｚ　＊　ＡＭｌ　＋　Ａｌｌ！　：
双方向スイッチ。 本発明の１実施例としてのメモリ カードの構成を示す回路図 第１図 第１図における双方向スイッチ の具体的構成を例示する図 第２図

Claims (1)

1. 【特許請求の範囲】 １、外部電源端子に印加される外部電源電圧によって制
   御される第１のスイッチ素子および制御信号端子に印加
   される制御信号電圧によって制御される第２のスイッチ
   素子が、カード入出力端子と該カードに搭載されたメモ
   リ入出力端子との間に直列に接続されていることを特徴
   とするメモリカード。 ２、該第１および第２のスイッチ素子がそれぞれ双方向
   スイッチ素子である、特許請求の範囲第１項記載のメモ
   リカード。