JPS6375858A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6375858A JPS6375858A JP22039786A JP22039786A JPS6375858A JP S6375858 A JPS6375858 A JP S6375858A JP 22039786 A JP22039786 A JP 22039786A JP 22039786 A JP22039786 A JP 22039786A JP S6375858 A JPS6375858 A JP S6375858A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transfer
- data
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 abstract 1
- 101150101567 pat-2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バイト多重チャネルと入出力装置との間に設けられる入
出力制御装置において、チャネルとの間の単位データの
転送終了から次の単位データの転送開始までの間に時間
遅れを設けることにより。
出力制御装置において、チャネルとの間の単位データの
転送終了から次の単位データの転送開始までの間に時間
遅れを設けることにより。
バイト多重チャネルが一つの入出力装置によって長時間
にわたって占有されるのを防止した。
にわたって占有されるのを防止した。
本発明は入出力制御装置、とくにバイト多重チャネルに
接続されて複数の入出力装置を制御する入出力制御装置
に関するものである。
接続されて複数の入出力装置を制御する入出力制御装置
に関するものである。
入出力チャネル（以下単にチャネルとよぶ）は次のよう
な機能を持ち、−上位装置から与えられる入出力開始命
令で起動され、入出力系（入出力制御装置と入出力装置
とを併せたものをいう）を起動し、これとともに入出力
動作すなわちデータ転送を実行する。
な機能を持ち、−上位装置から与えられる入出力開始命
令で起動され、入出力系（入出力制御装置と入出力装置
とを併せたものをいう）を起動し、これとともに入出力
動作すなわちデータ転送を実行する。
ｉ）中央処理装置などの上位装置から入出力開始命令を
受は取り入出力動作を開始する。
受は取り入出力動作を開始する。
ｉｉ）入出力装置に対しコマンドによって入出力動作を
指示する。
指示する。
ｉｉｉ ）データ転送を制御する。すなわち入力動作で
あれば入出力装置から主記憶装置へ、出力動作であれば
主記憶装置から入出力装置へデータを転送する。
あれば入出力装置から主記憶装置へ、出力動作であれば
主記憶装置から入出力装置へデータを転送する。
ｉｖ＞入出力動作を終了する。
■）入出力に関する情報を割込みによって上位装置へ伝
える。
える。
チャネルのデータ転送方式にはバースト方式と多重方式
とがあり、多重方式ではチャネルは複数の入出力装置で
共用され時分割でデータの転送がおこなわれる。
とがあり、多重方式ではチャネルは複数の入出力装置で
共用され時分割でデータの転送がおこなわれる。
またチャネルには、その共用方法によってセレクタチャ
ネルと多重チャネルとがあり、多重チャネルは多重化の
単位によってブロック多重チャネルとバイト多重チャネ
ルとに分かれる。
ネルと多重チャネルとがあり、多重チャネルは多重化の
単位によってブロック多重チャネルとバイト多重チャネ
ルとに分かれる。
なお、チャネルインタフェースの信号方式には応答確認
（インクロッキング）方式と同期（ストローブ）方式と
があるが、速度の異なる装置の接続には前者が通してい
る。
（インクロッキング）方式と同期（ストローブ）方式と
があるが、速度の異なる装置の接続には前者が通してい
る。
これらのうちバイト多重チャネルは、１乃至数バイトの
データを単位（ここでは単位データと呼ぶ）として多重
化するチャネルであり、データ転送速度が比較的低い入
出力系に対して用いるものであるが、これが長時間にわ
たって一つの入出力系によって占有されることは好まし
くない。
データを単位（ここでは単位データと呼ぶ）として多重
化するチャネルであり、データ転送速度が比較的低い入
出力系に対して用いるものであるが、これが長時間にわ
たって一つの入出力系によって占有されることは好まし
くない。
第４図は従来の入出力制御装置によるデータ転送のシー
ケンスを示す図で、 ＲＱＩは入出力制御装置からチャ
ネルへの選択要求信号、 ＳＬＯはチャネルから入出力
制御装置への選択制御信号、 ＯＰＩは入出力制御装置
からチャネルへの被選択通知信号。
ケンスを示す図で、 ＲＱＩは入出力制御装置からチャ
ネルへの選択要求信号、 ＳＬＯはチャネルから入出力
制御装置への選択制御信号、 ＯＰＩは入出力制御装置
からチャネルへの被選択通知信号。
ＳＶＩは入出力制御装置からチャネルへの情報タグ信号
、またＳｖＯはチャネルから入出力制御装置への情報タ
グ信号である。
、またＳｖＯはチャネルから入出力制御装置への情報タ
グ信号である。
すなわち、入出力制御装置は、チャネル側から入出力動
作の指示を受けると、単位データ毎にチャネルに対して
選択要求信号を送出し１図示のように所定バイト数のデ
ータ転送を終了したあと。
作の指示を受けると、単位データ毎にチャネルに対して
選択要求信号を送出し１図示のように所定バイト数のデ
ータ転送を終了したあと。
引き続き直ちに次のデータ転送のための選択要求信号を
送出するものである。
送出するものである。
なお、チャネル側からの入出力動作の指示はチャネルに
接続されるすべての入出力制御装置に対して送出され、
各入出力制御装置は、それぞれの都合で選択要求信号を
送出する。
接続されるすべての入出力制御装置に対して送出され、
各入出力制御装置は、それぞれの都合で選択要求信号を
送出する。
また各入出力制御装置には優先順位が決められているの
で、同時に二つ以上の入出力制御装置から選択要求信号
があった場合には、チャネルは優先順位の高い入出力制
御装置を選択する。
で、同時に二つ以上の入出力制御装置から選択要求信号
があった場合には、チャネルは優先順位の高い入出力制
御装置を選択する。
、〔発明が解決しようとする問題点〕
前記従来例は、単位データの転送を終了したあと引続き
直ちに次の単位データの転送のための選択要求信号を送
出するものである。
直ちに次の単位データの転送のための選択要求信号を送
出するものである。
したがって、入出力開始命令によって−たんある入出力
制御装置との間でデータ転送が開始されると、これが終
了するまでチャネルは、優先度の低い他の入出力制御装
置の選択要求信号を受けつけることができないという問
題点がある。
制御装置との間でデータ転送が開始されると、これが終
了するまでチャネルは、優先度の低い他の入出力制御装
置の選択要求信号を受けつけることができないという問
題点がある。
すなわち１本発明の目的は、データ転送中でない優先度
の低い他の入出力制御装置からの選択要求が、チャネル
によって受付けられるようにすることにある。
の低い他の入出力制御装置からの選択要求が、チャネル
によって受付けられるようにすることにある。
本発明による入出力制御装置は、第１図の原理図に示す
ように。
ように。
バイト多重チャネルに接続され応答確認方式によってデ
ータ転送をおこなう入出力制御装置において。
ータ転送をおこなう入出力制御装置において。
バイト多重モードによる単位データの転送終了から次の
単位データの転送開始までの間に所望の時間遅れを設定
する時間設定手段ｌを設けたものである。
単位データの転送開始までの間に所望の時間遅れを設定
する時間設定手段ｌを設けたものである。
本発明の入出力制御装置は、単位データの転送を終わり
一定時間を経過したのち選択要求し次の単位データを転
送するものであるから、この遅れ時間中にデータ転送中
でない優先度の低い他の入出力制御装置が選択要求信号
を出せば、これが受けつけられることになり、したがっ
て優先度が高く設定された人出力制御装置によるチャネ
ルの独占を防Ｉヒすることができる。
一定時間を経過したのち選択要求し次の単位データを転
送するものであるから、この遅れ時間中にデータ転送中
でない優先度の低い他の入出力制御装置が選択要求信号
を出せば、これが受けつけられることになり、したがっ
て優先度が高く設定された人出力制御装置によるチャネ
ルの独占を防Ｉヒすることができる。
第２図は実施例は構成図であり９時間設定手段ｌとして
、単位データの転送終了を検出する検出部１ａ＋および
検出部１ａの検出信号によって起動されるタイマ１ｂを
設けたものである。
、単位データの転送終了を検出する検出部１ａ＋および
検出部１ａの検出信号によって起動されるタイマ１ｂを
設けたものである。
２は選択要求信号の送出を制御する選択要求制御部であ
り、単位データの転送が終了すると検出部】ａの検出信
号によってタイマ１ｂが起動され、このあと所定時間を
経過したとき選択要求制御部２によって次の選択要求信
号が送出される。
り、単位データの転送が終了すると検出部】ａの検出信
号によってタイマ１ｂが起動され、このあと所定時間を
経過したとき選択要求制御部２によって次の選択要求信
号が送出される。
第３図は本発明の入出力制御装置によるデータ転送のシ
ーケンスを示す図であり、単位データの転送を終了した
あと一定時間遅れて次の単位データの転送のための選択
要求をおこなっている。
ーケンスを示す図であり、単位データの転送を終了した
あと一定時間遅れて次の単位データの転送のための選択
要求をおこなっている。
したがって、この遅れ時間中に優先度の低い他の入出力
制御装置が選択要求信号を出せば、これがチャネルによ
って受けつけられる。
制御装置が選択要求信号を出せば、これがチャネルによ
って受けつけられる。
なお、タイマ１ａの設定値は可変とし、他の入出力制御
装置がない場合には最小値を設定しておくことにより、
その入出力制御装置は高速でデータ転送をおこなうこと
ができる。
装置がない場合には最小値を設定しておくことにより、
その入出力制御装置は高速でデータ転送をおこなうこと
ができる。
以上説明したように２本発明による入出力制御装置では
、優先度が高く設定された一つの入出力制御装置によっ
て、その入出力制御装置のデータ転送期間中、チャネル
が独占されることを防止することができる。
、優先度が高く設定された一つの入出力制御装置によっ
て、その入出力制御装置のデータ転送期間中、チャネル
が独占されることを防止することができる。
第１図は本発明の原理図。
第２図は実施例の構成図。
第３図は実施例の説明図。
第４図は従来例の説明図である。
図中。
１は時間設定手段＋ ｌａは検出部。
１ｂはタイマ、 ２は選択要求制御部を指第
１図 第２図 第３図 第４図
１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 バイト多重チャネルに接続され応答確認方式によってデ
ータ転送をおこなう入出力制御装置において、 バイト多重モードによる単位データの転送終了から次の
単位データの転送開始までの間に所望の時間遅れを設定
する時間設定手段（１）を設けたことを特徴とする入出
力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22039786A JPS6375858A (ja) | 1986-09-18 | 1986-09-18 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22039786A JPS6375858A (ja) | 1986-09-18 | 1986-09-18 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6375858A true JPS6375858A (ja) | 1988-04-06 |
Family
ID=16750474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22039786A Pending JPS6375858A (ja) | 1986-09-18 | 1986-09-18 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6375858A (ja) |
-
1986
- 1986-09-18 JP JP22039786A patent/JPS6375858A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817037A (en) | Data processing system with overlap bus cycle operations | |
| EP0081961A2 (en) | Synchronous data bus system with automatically variable data rate | |
| US5404137A (en) | High speed transition signalling communication system | |
| CA1124354A (en) | System for selecting interfaces on a priority basis | |
| US4839793A (en) | Multiple computer interface | |
| JPS6375858A (ja) | 入出力制御装置 | |
| JPS58169660A (ja) | マルチプロセツサシステムの構成方法 | |
| JP3226527B2 (ja) | 交換機の制御情報送受信方式 | |
| JP2615815B2 (ja) | 優先順位制御方式 | |
| JP2635639B2 (ja) | データ処理装置 | |
| JP2584858B2 (ja) | 描画データ転送方式 | |
| JPH0754504B2 (ja) | 双方向バスのデ−タ転送制御方法 | |
| JPH0385660A (ja) | 入出力制御システム | |
| JPS60217447A (ja) | 入出力制御方式 | |
| JPS60103475A (ja) | デ−タ転送方式 | |
| JPS61273657A (ja) | バス占有制御方式 | |
| JPS5816322A (ja) | 情報処理システムの入出力制御方式 | |
| JPS5974753A (ja) | 多チヤネル伝送装置 | |
| JPS60248049A (ja) | 全二重通信制御方式 | |
| JPH08101810A (ja) | バス制御方法 | |
| JPS60142768A (ja) | デ−タ転送装置 | |
| JPS59112326A (ja) | バス制御方式 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH01296828A (ja) | 状態信号伝送方式 | |
| JPH01234944A (ja) | 多スレーブをもつマスタｃｐｕシステムの試験法 |