JPS5974753A - 多チヤネル伝送装置 - Google Patents
多チヤネル伝送装置Info
- Publication number
- JPS5974753A JPS5974753A JP57185127A JP18512782A JPS5974753A JP S5974753 A JPS5974753 A JP S5974753A JP 57185127 A JP57185127 A JP 57185127A JP 18512782 A JP18512782 A JP 18512782A JP S5974753 A JPS5974753 A JP S5974753A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- channels
- circuits
- data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数の送受信回路を持ち、コンピュータのサー
ビスによシデータの伝送を行う多チヤネル伝送装置に関
する。
ビスによシデータの伝送を行う多チヤネル伝送装置に関
する。
従来、コンピュータが複数のチャネルとの間でデータの
送受信を行う場合、ＣＰＵが各チャネルの送受信回路か
らの送受信要求割込みを受は付け、この割込みに応じて
割込み処理ルーチンを実行し、送受信データを各送受信
回路との間で授受してデータ伝送を行うという方法が用
いられていた。
送受信を行う場合、ＣＰＵが各チャネルの送受信回路か
らの送受信要求割込みを受は付け、この割込みに応じて
割込み処理ルーチンを実行し、送受信データを各送受信
回路との間で授受してデータ伝送を行うという方法が用
いられていた。
上記方法による多チヤネル伝送装置では、コンピュータ
の能力によってサービス可能な送受信回路数、即ちチャ
ネル数が限られているうえ、コンピュータの割シ込み処
理時間の速さにも限度があるだめ、伝送速度を増せば１
デ一タ伝送周期間内で処理し得る割シ込み数が減少しサ
ービス可能なチャネル数が減少するという関係にある。
の能力によってサービス可能な送受信回路数、即ちチャ
ネル数が限られているうえ、コンピュータの割シ込み処
理時間の速さにも限度があるだめ、伝送速度を増せば１
デ一タ伝送周期間内で処理し得る割シ込み数が減少しサ
ービス可能なチャネル数が減少するという関係にある。
このため多くのチャネルを使用する場合には伝送速度を
抑えなければならないという問題があった。さらに伝送
速度を抑えて多くのチャネルを使用する場合においても
、各チャネルの伝送順序の決定及びデータ伝送のタイミ
ング等の処理はコンピュータのソフトウェアによる事が
多く、その処理がデータの伝送効率を低下せしめるとい
う間辿もあった。
抑えなければならないという問題があった。さらに伝送
速度を抑えて多くのチャネルを使用する場合においても
、各チャネルの伝送順序の決定及びデータ伝送のタイミ
ング等の処理はコンピュータのソフトウェアによる事が
多く、その処理がデータの伝送効率を低下せしめるとい
う間辿もあった。
本発明はかかる欠点に基づきなされたものであシ、その
目的はコンピュータの割シ込み処理に要する負荷を軽減
し、コンピュータの限られた能力内で最大限の伝送効率
を得るためコンピュータをサポートする多チヤネル伝送
装置を提供することにある。
目的はコンピュータの割シ込み処理に要する負荷を軽減
し、コンピュータの限られた能力内で最大限の伝送効率
を得るためコンピュータをサポートする多チヤネル伝送
装置を提供することにある。
本発明は上記目的を達成するために、伝送線上の信号の
有無及び伝送速度を検知する信号検知手段を設け、伝送
順序、伝送タイミング等の処理は予めプログラマブルな
シーケンサにてプログラムしておき、前記シーケンサか
らのコントロール信号によって各チャネルの送受信回路
の動作を制御することを特徴としている。
有無及び伝送速度を検知する信号検知手段を設け、伝送
順序、伝送タイミング等の処理は予めプログラマブルな
シーケンサにてプログラムしておき、前記シーケンサか
らのコントロール信号によって各チャネルの送受信回路
の動作を制御することを特徴としている。
以下に本発明の一実施例について第１図〜第４図を参照
しながら説明する。
しながら説明する。
第１図は本発明の一実施例であるｎチャネルの多チヤネ
ル伝送装置の構成を示すブロック図である・ 第１図において１は各チャネルにデータ伝送する際の伝
送順序、伝送タイミング等の指令を出力するプログラマ
ブルなシーケンサ、２はこのシーケンサ１に伝送可能な
チャネル数を知らせる比較器、３はこの比較器２に同時
に伝送可能力チャネル数を与えるチャネル数設定スイッ
チ、４は前記比較器に現−在伝送中のチャネル数を知ら
せる加算器をそれぞれ示している。
ル伝送装置の構成を示すブロック図である・ 第１図において１は各チャネルにデータ伝送する際の伝
送順序、伝送タイミング等の指令を出力するプログラマ
ブルなシーケンサ、２はこのシーケンサ１に伝送可能な
チャネル数を知らせる比較器、３はこの比較器２に同時
に伝送可能力チャネル数を与えるチャネル数設定スイッ
チ、４は前記比較器に現−在伝送中のチャネル数を知ら
せる加算器をそれぞれ示している。
いまデータバスライン５を介してコンピュータとの間で
データの授受を行う送受信回路１１〜１ｎはインタフェ
ース２寡〜２ｎ％伝送ｍ３ｓ〜３ｎを介して各チャネル
にシリアルデータを伝送する。伝送ｌｉｄ ３１〜３ｎ
上にデータが伝送されている時、即ち送受信回路１１〜
１ｎがコンピュータとの間でデータの授受を行っている
場合、データ伝送中の送受信回路からはデータ伝送中を
知らせる状況信号４１〜４ｎが検知回路５１〜５ｎへ出
力されている。この検知回路５１〜５ｎはリトリガラブ
ルモノマルチパイブレータ（以下単にモノマルチと略記
する）で構成されてお如、前記状況信号４１〜４ｎによ
ってトリガされる。また前記モノマルチの出力保持時間
は伝送されるデータの１デ一タ長程度に設定しておくた
め、このモノマルチの出力、即ち前記検知回路５１〜５
ｎの検知信号６１〜６ｎがデータ伝送中に連続して出力
され、データの伝送が止むと同時に出力停止となる。従
って、前記検知信号６１〜６ｎはそれぞれ対応するチャ
ネルが動作中であることを示すと同時に、データの伝送
速度をも示している。この検知信号６１〜６ｎは重み付
加回路７１〜７ｎへ入力され、データの伝送速度に応じ
た重みを付加される。つまり、前記したようにデータの
伝送速度が速い場合にはコンピータが同時に処理し得る
チャネル数が減少するため、伝送速度が速い程大きな重
み付けが必要となる訳である。前記重み付加回路７１〜
７ｎの出力は前記加算器４にそれぞれ入力され加算され
る。従ってこの加算器４の出力は現在伝送中でしかもそ
の伝送速度を考慮したチャネル数となシ次段の比較器２
に入力される。比較器２はこのチャネル数とチャネル数
設定スイッチ３にて予め設定しておいた同時に伝送させ
たｂ設定チャネル数とを比較し、もし設定チャネル数の
方が現在伝送中のチャネル数よシも大きい場合にはまだ
伝送可能なチャネル数に余裕があるため、次段のシーケ
ンサ１にイネーブル信号を送出する。シーケンサ１はイ
ネーブル信号が入力されると各送受信回路１１〜Ｉｎへ
保持回路８１〜８ｎを介してコントロール信号を送出す
る。このコントロール信号はシーケンサ１にプログラム
されたシーケンスに従って順次イネーブルされる。また
前記保持回路８１〜８ｎはシーケンサ１によってイネー
ブルにされたコントロール信号を前記検知回路５１〜５
ｎで検知された状況信号が無くなるまで保持するだめの
回路であシ、検知回路５１〜５ｎから出力される前記検
知信号６１〜６ｎがこの保持回路８１〜８ｎのリセット
信号となっている。
データの授受を行う送受信回路１１〜１ｎはインタフェ
ース２寡〜２ｎ％伝送ｍ３ｓ〜３ｎを介して各チャネル
にシリアルデータを伝送する。伝送ｌｉｄ ３１〜３ｎ
上にデータが伝送されている時、即ち送受信回路１１〜
１ｎがコンピュータとの間でデータの授受を行っている
場合、データ伝送中の送受信回路からはデータ伝送中を
知らせる状況信号４１〜４ｎが検知回路５１〜５ｎへ出
力されている。この検知回路５１〜５ｎはリトリガラブ
ルモノマルチパイブレータ（以下単にモノマルチと略記
する）で構成されてお如、前記状況信号４１〜４ｎによ
ってトリガされる。また前記モノマルチの出力保持時間
は伝送されるデータの１デ一タ長程度に設定しておくた
め、このモノマルチの出力、即ち前記検知回路５１〜５
ｎの検知信号６１〜６ｎがデータ伝送中に連続して出力
され、データの伝送が止むと同時に出力停止となる。従
って、前記検知信号６１〜６ｎはそれぞれ対応するチャ
ネルが動作中であることを示すと同時に、データの伝送
速度をも示している。この検知信号６１〜６ｎは重み付
加回路７１〜７ｎへ入力され、データの伝送速度に応じ
た重みを付加される。つまり、前記したようにデータの
伝送速度が速い場合にはコンピータが同時に処理し得る
チャネル数が減少するため、伝送速度が速い程大きな重
み付けが必要となる訳である。前記重み付加回路７１〜
７ｎの出力は前記加算器４にそれぞれ入力され加算され
る。従ってこの加算器４の出力は現在伝送中でしかもそ
の伝送速度を考慮したチャネル数となシ次段の比較器２
に入力される。比較器２はこのチャネル数とチャネル数
設定スイッチ３にて予め設定しておいた同時に伝送させ
たｂ設定チャネル数とを比較し、もし設定チャネル数の
方が現在伝送中のチャネル数よシも大きい場合にはまだ
伝送可能なチャネル数に余裕があるため、次段のシーケ
ンサ１にイネーブル信号を送出する。シーケンサ１はイ
ネーブル信号が入力されると各送受信回路１１〜Ｉｎへ
保持回路８１〜８ｎを介してコントロール信号を送出す
る。このコントロール信号はシーケンサ１にプログラム
されたシーケンスに従って順次イネーブルされる。また
前記保持回路８１〜８ｎはシーケンサ１によってイネー
ブルにされたコントロール信号を前記検知回路５１〜５
ｎで検知された状況信号が無くなるまで保持するだめの
回路であシ、検知回路５１〜５ｎから出力される前記検
知信号６１〜６ｎがこの保持回路８１〜８ｎのリセット
信号となっている。
第２図は上記構成の多チヤネル伝送装置のチャネル数を
６、同時に動作可能な設定チャネル数を２、伝送速度は
全て等しいとした場合のデータ伝送のタイミングを示す
図である。
６、同時に動作可能な設定チャネル数を２、伝送速度は
全て等しいとした場合のデータ伝送のタイミングを示す
図である。
第２図において（、）はデータ長が全て等しい場合、（
ｂ）はデータ長がそれぞれ異なる場合を各々示しておシ
、常に２チヤネルでデータの伝送が行われていることが
解る。即ちあるチャネルの送受信データが無くなった瞬
間、その保持回路はリセットされコントロール信号がデ
ィスエーブルされる。そうすると比較器２からはシーケ
ンサ１にイネーブル信号が伝達され、シーケンサ１のプ
ログラムに従って次のチャネルが伝送を開始する。この
プロセスを繰シ返すことによシ、常にチャネル数設定ス
イッチ３にて設定されたチャネル数だけが同時に伝送を
行うことになる。
ｂ）はデータ長がそれぞれ異なる場合を各々示しておシ
、常に２チヤネルでデータの伝送が行われていることが
解る。即ちあるチャネルの送受信データが無くなった瞬
間、その保持回路はリセットされコントロール信号がデ
ィスエーブルされる。そうすると比較器２からはシーケ
ンサ１にイネーブル信号が伝達され、シーケンサ１のプ
ログラムに従って次のチャネルが伝送を開始する。この
プロセスを繰シ返すことによシ、常にチャネル数設定ス
イッチ３にて設定されたチャネル数だけが同時に伝送を
行うことになる。
第３図は第１図に示す多チヤネル伝送装置の各チャネル
への接続例を示しており、１００は前記多チヤネル伝送
装置、１１１〜１２ｎはモデム、１３１〜１３ｎは表示
装置をそれぞれ示している。
への接続例を示しており、１００は前記多チヤネル伝送
装置、１１１〜１２ｎはモデム、１３１〜１３ｎは表示
装置をそれぞれ示している。
また第４図は上記のように接続された表示装置へのデー
タ伝送タイミングを示す図である。
タ伝送タイミングを示す図である。
上記第３，４図の如く表示装置１３１〜１３ｎへのデー
タ更新周期が夫々異なる場合には、前記シーケンサ１に
てタイミングをプログラムし各モデム１１．〜１１ｎへ
送信すれば良い。従って、シーケンサ１にマイクロプロ
セッサを用いればよシ複雑な各チャネルのスケジューリ
ングも容易に設定し得る。
タ更新周期が夫々異なる場合には、前記シーケンサ１に
てタイミングをプログラムし各モデム１１．〜１１ｎへ
送信すれば良い。従って、シーケンサ１にマイクロプロ
セッサを用いればよシ複雑な各チャネルのスケジューリ
ングも容易に設定し得る。
上記第１図〜第４図にて説明した本実施例によれば、従
来、コンピュータ内で行っていた伝送順位の決定やデー
タ伝送タイミングの作成を多チヤネル伝送装置のシーケ
ンサ１が代行するため、コンビ二一夕は単に送受信要求
割込みがあった時に割込み処理を行うだけで良い。従っ
てコンビー−りの負荷を大ｒｌＪに減少することになる
。
来、コンピュータ内で行っていた伝送順位の決定やデー
タ伝送タイミングの作成を多チヤネル伝送装置のシーケ
ンサ１が代行するため、コンビ二一夕は単に送受信要求
割込みがあった時に割込み処理を行うだけで良い。従っ
てコンビー−りの負荷を大ｒｌＪに減少することになる
。
以上述べたように本発明によればコンピュータの割込み
処理に付随する負荷を軽減し、コンピュータの限られた
能力内で最大限の伝送効率を得ることができるうえ、伝
送周期、伝送順序等を任意に設定し得る多チヤネル伝送
装置を提供できる。
処理に付随する負荷を軽減し、コンピュータの限られた
能力内で最大限の伝送効率を得ることができるうえ、伝
送周期、伝送順序等を任意に設定し得る多チヤネル伝送
装置を提供できる。
第１図は本発明の一実施例である多チヤネル伝送装置の
構成を示すブロック図、第２図（ａ）。 （ｂ）は上記多チヤネル伝送装置のデータ伝送タイ記多
チャネル伝送装置を複数台の表示装置に接続した接続例
を示すブロック図、第４図は第３図の各チャネルの伝送
タイミング例を示す図である。 １・・・シーケンサ、２・・・比較器、３・・・チャネ
ル数設定スイッチ、４・・・加算器、５・・・データパ
スライン、１１〜Ｉｎ・・・送受信回路、２１〜２ｎ・
・・インタフェース、３１〜３ｎ・・・伝送線、５゜〜
５ｎ・・・検知回路、７１〜７ｎ・・・重み付加回路、
８１〜８ｎ・・・保持回路、１００・・・多チヤネル伝
送装置、１１１〜１２ｎ・・・モデム、１３１〜１３ｎ
・・・表示装置。 第２図 （ａ） （ｂ） 第３図 第４図
構成を示すブロック図、第２図（ａ）。 （ｂ）は上記多チヤネル伝送装置のデータ伝送タイ記多
チャネル伝送装置を複数台の表示装置に接続した接続例
を示すブロック図、第４図は第３図の各チャネルの伝送
タイミング例を示す図である。 １・・・シーケンサ、２・・・比較器、３・・・チャネ
ル数設定スイッチ、４・・・加算器、５・・・データパ
スライン、１１〜Ｉｎ・・・送受信回路、２１〜２ｎ・
・・インタフェース、３１〜３ｎ・・・伝送線、５゜〜
５ｎ・・・検知回路、７１〜７ｎ・・・重み付加回路、
８１〜８ｎ・・・保持回路、１００・・・多チヤネル伝
送装置、１１１〜１２ｎ・・・モデム、１３１〜１３ｎ
・・・表示装置。 第２図 （ａ） （ｂ） 第３図 第４図
Claims (1)
- 複数のチャネルとコンピータの間に介在してデータの授
受を行う如く各チャネルに対応して配設された複数の送
受信回路と、この送受信回路のデータ伝送期間及びその
伝送速度を検知するように各チャネル毎に配設された複
数の検知回路と、この検知回路から出力される伝送速度
情報に応じた重みを付加する如く各チャネル毎に配設さ
れた複数の重み付加回路と、この重み付加回路からの出
力を加算し現在勤作チャネル数情報を出力する加算器と
、一方の入力端には同時にデータ伝送が可能なチャネル
数設定値を与えられ他方の入力端には前記現在勤作チャ
ネル数情報を与えられ動作可能なチャネル数に余裕ψよ
ある場合にイネーブル信号を出力する比較器と、内部に
各チャネルのデータ伝送周期及び動作順序を設定したプ
ログラムを有し前記イネーブル信号に応じてコントロー
ル信号を出力するゾ四グラマプルなシーケンサと、前記
コントロール信号を前記検知回路からの出力が停止する
まで保持し前記送受信回路にこのコントロール信号を伝
達する複数の保持回路とを具備してなる多チヤネル伝送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185127A JPS5974753A (ja) | 1982-10-21 | 1982-10-21 | 多チヤネル伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185127A JPS5974753A (ja) | 1982-10-21 | 1982-10-21 | 多チヤネル伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974753A true JPS5974753A (ja) | 1984-04-27 |
| JPH0328866B2 JPH0328866B2 (ja) | 1991-04-22 |
Family
ID=16165338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185127A Granted JPS5974753A (ja) | 1982-10-21 | 1982-10-21 | 多チヤネル伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974753A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711561A (en) * | 1980-06-26 | 1982-01-21 | Fujitsu Ltd | Virtual call set and control system |
-
1982
- 1982-10-21 JP JP57185127A patent/JPS5974753A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711561A (en) * | 1980-06-26 | 1982-01-21 | Fujitsu Ltd | Virtual call set and control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328866B2 (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114485A2 (en) | Communications system and device therefor employing control line minimization | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JPS5974753A (ja) | 多チヤネル伝送装置 | |
| EP1119141A1 (en) | Real-time communication device and system | |
| JPS59148929A (ja) | デ−タの通信制御方式 | |
| JPH0749822A (ja) | データ処理システムの負荷分散方法 | |
| JP2733283B2 (ja) | シリアル伝送制御装置 | |
| EP0055763B1 (en) | Input/output processor and method of communication for data processing system | |
| JPS63201861A (ja) | インタ−フエイス切替装置 | |
| JPS62171349A (ja) | 通信制御装置 | |
| Newman et al. | The MC6809 In DMA Mode on the IEEE-488 Bus | |
| JPS6253048A (ja) | デ−タ通信方法 | |
| JPS6375858A (ja) | 入出力制御装置 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JPH04233350A (ja) | ポーリング間隔制御方式 | |
| JPH0512203A (ja) | バス性能測定システム | |
| JPS62152248A (ja) | タイマ制御方式 | |
| JPS61277242A (ja) | 通信モ−ドの自動切換え方式 | |
| JPH02178866A (ja) | シーケンス制御装置 | |
| JPS60177748A (ja) | 回線制御方式 | |
| JPS62190957A (ja) | デ−タ送受信器 | |
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| JPS6260051A (ja) | 転送制御方式 | |
| JPH05300196A (ja) | 通信制御方法及び装置 | |
| JPS59703A (ja) | シ−ケンス制御方式 |