JPS6375812A - 停電時の復電制御方式 - Google Patents

停電時の復電制御方式

Info

Publication number
JPS6375812A
JPS6375812A JP61220060A JP22006086A JPS6375812A JP S6375812 A JPS6375812 A JP S6375812A JP 61220060 A JP61220060 A JP 61220060A JP 22006086 A JP22006086 A JP 22006086A JP S6375812 A JPS6375812 A JP S6375812A
Authority
JP
Japan
Prior art keywords
power
power failure
input
processing unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61220060A
Other languages
English (en)
Inventor
Shuichi Kano
加納 修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP61220060A priority Critical patent/JPS6375812A/ja
Publication of JPS6375812A publication Critical patent/JPS6375812A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概要〕 停電保障として無停電電源装置を用いた電子計算機シス
テムにおいて、無停電電源装置からの停電割り込み信号
が復電時に解除されることを利用して、中央処理装置か
ら停電保障されていない入出力装置の電源を自動的に再
投入制御する。
〔産業上の利用分野〕
本発明は、電子計算機システムの停電時の検電制御方式
に関するものであり、特に停電保障された中央処理装置
から停電保障されていない入出力装置の電源を復電時に
自動的に再投入する制御方式に関する。
〔従来の技術〕
電子計xi、特にミニコンクラスの電子計算機を無停電
電源装置(ups)で停電保障する場合。
電子計算機の規模及び無停電電源装置の能力、さらにコ
ストとの兼ね合いから、中央処理装置(Cpu)と重要
な入出力装置(I 10)のみに限定した停電保障を行
なっているのが一般的である。
第4図に停電保障として無停電電源装置を用いた電子計
算機システムの基本構成を示す。
図において、1は無停電電源装置(ups)。
2は中央処理装置(cpu)、3は重要な入出力装置(
101)、4は重要でない入出力袋!(102)をそれ
ぞれ表わす。
中央処理装置(cpu)2と重要な入出力装置(101
)3は、それぞれ無停電電源装置(ups)1に接続さ
れて停電保障されている。また。
運用開始時や終了時等における2種類の入出力装置(1
01,IO2> 3.4の電源の投入及び切断は、中央
処理装置(cpu)2からの制御信号(パルス)によっ
て自動的に行なわれる。
以上のシステムにおいて停電が生じた場合、無停電電源
装置(ups)1は入力を失うが、その無停電制御機能
により一定の期間は出力を保持しているから、中央処理
装置(cpu)2及び重要な入出力装置(101)3は
動作を続行できる。
しかし2重要でない入出力装置(IO2)4は。
停電保障されていないため停電と同時に電源が切断され
ることになる。そしてその後復電した場合に、中央処理
装置(cpu)2は動作中の為2重要でない入出力装置
(102)4に対し投入信号を発信できない。したがっ
て重要でない入出力装置(102)4については、マニ
ュアルでの電源の再投入が必要となる。 さらに詳しく
言うと。
無停止a電源装置(ups)lは、停電検出と同時に中
央処理装置(cpu)2に対して停電割り込み信号を発
生し、中央処理装置(cpu)2は、:れに応答して実
行中の処理を中断してデータの退避処理等を行ない、そ
の終了後中断していた以前の処理を続行する。しかし従
来の方式では、中央処理装置(cpu)2は、復電を意
識することができないため1重要でない入出力装置t(
102)4の電源を再投入するための制御機能を備えて
いないのが普通である。
[発明が解決しようとする問題点〕 従来の方式では、停電時に復電しても5重要でない入出
力装置(102)に対して中央処理装置(c p u)
から電源投入信号が自動的に送出されないため1重要で
ない入出力装置(102)の電源の再投入はマニュアル
で行なわなければならず。
人手を介する為停電に対するフォロ一時間が長くかかり
、オペレーションミスによる事故が発生する等の問題が
あった。
〔問題点を解決するための手段〕
本発明は、無停電電源装置(ups)から中央処理装置
(cpu)へ送出される停電割り込み信号が復電時にオ
ンからオフに変化するのを検出して、復電時に中央処理
装置(c p u)から停電保障されていない入出力I
RNo2)に対して投入信号を与えることにより、その
電源を自動的に再投入させるものである。
第1図に1本発明の原理的構成を例示的方法により示す
図において、1は無停電電源装置(ups)。
2は中央処理装置(cpu)、3は停電保障された重要
な入出力装置(101)、4は停電保障されていない重
要でない入出力装置(+02)、5ないし7はそれぞれ
電源スィッチ、8ないし10はそれぞれ装置間で信号を
伝送するためのインタフェース、11は停電・復電制御
部、12ないし14は制御信号線である。なお、■ない
し■は。
後述される第2図の各動作波形との対応を表わすために
付されている。
無停電電源装置(ups)lは、商用AC入力のレベル
を監視し、停電を検出すると、制御信号線12上の停電
割り込み信号を送出しくオンにする)、その後復電を検
出すると解除する(オフに戻す)。
中央処理装置(cpu)2は、停電・復電制御部11を
そなえ、停電割り込み信号がオンになると一定の条件の
もとでデータ退避等の定められた停電対応処理を行ない
、続いて停電割り込み信号がオフになると、制御信号v
A13.z上に電源の投入信号を送出する。
電源スィッチ5ないし7は、動作中にそれぞれへの電源
入力(ups出力あるいはAC入力)が一旦なくなると
切断され、復電しても自動復旧はせず、投入信号が印加
されることにより再投入される。
〔作用〕
第1図に示す本発明の構成における各装置の動作を第2
図の動作波形と対応づけて説明する。
まず第2図(alのように停電が生じた場合、無停電電
源装置(ups)1の商用AC人力■は失われるが、出
力■、■′は保持される。したがって。
無停電電源装置(ups)lに接続された中央処理装置
(cpu)2及び重要な入出力装置(101)3は、動
作を続行できるが■、■′、無停電電源装置(ups)
1に接続されていない重要でない入出力装置(102)
4は、電源が切断される■。また、無停電電源装置(u
ps)1から中央処理装置(cpu)2に対して停電割
り込み信号が送出される■。
次に、第2図(blに示すように復電した場合、無停電
電源装置(ups)1から中央処理装置(Cpu)2に
対して送出されていた停電割り込み信号が解除される■
、この停電割り込み信号の解除を検出して、中央処理装
置(cpu)2から全入出力装置(101,102)3
.4に対して投入信号が送出され■、その電源が自動的
に投入される■。
尚、この時1重要な入出力装置(IOI)3に対しても
投入信号は送信されるが、既に投入中である為、投入信
号は無視される。
〔実施例〕
第1図に示された中央処理装置(cpu)2の停電・復
電制御部11の1実施例を、第3図の制御フローを用い
て説明する。
停電・復電制御部11は、無停電電源装置(Ups)1
からの停電割り込み信号の発生(ON)を識別すると、
その旨をオペレータに通知し、同時に、中央処理装置!
(cpu)2は、オペレータに対し、データ退避等の処
理を催促するか、又は。
自動的に処理を開始する。
次に停電割り込み信号の解除(OF F)を監視し、解
除(OFF)を検出すると1重要でない入出力装置(I
O2)4に対して電源の投入信号を送出する。
他方、停電割り込み信号がONのままで無停電電源装置
(ups)1内のバッテリ電圧が、一定の値を下回った
時には、無停電電源装置(u p s)lは、AC出力
を切断する。それにより、中央処理装置(C1111)
2は入力の低下を検出し9通常の停電/復電処理に入る
。この時の復電処理では、中央処理袋ff(cpu)2
は投入シーケンスから始まるので2本発明による制御は
行市ない。
〔発明の効果〕
本発明によれば、従来人手に頬っていた無停電電源装置
によって停電保障されていない入出力装置の復電時にお
ける電源の再投入が自動化されるから、停電に対するフ
ォロ一時間が短縮されると共にオペレーションミスによ
る事故を無くすことができる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図は第1図における
各装置の動作波形図、第3図は第1図における停電・復
電制御部の実施例の制御フロー図。 第4図は従来方式の構成図である。 第1図において。 l:無停電電源装置(ups) 2:中央処理装置(cpu) 3.4二人出力装置(101,102)特許出願人 バ
ナファコム株式会社 代理人弁理士  長谷用 文廣 (外1名)本金明(構
成゛ 茶 1 図 停t (Q) 損毛 (b) ・ 締明実雰1イiリク動イ12く形 ィキ省 ・イ距11Aし1屓?ptp っづぐオeイi
り争I斡r70−葛 3 m $ 4 叫

Claims (1)

  1. 【特許請求の範囲】 無停電電源装置(1)に接続され停電保障された中央処
    理装置(2)及び入出力装置(3)と、無停電電源装置
    に接続されず停電保障されていない入出力装置(4)と
    を含む電子計算機システムにおいて、 前記無停電電源装置(1)は、停電発生時にオンとなり
    復電時にオフとなる停電割り込み信号を発生して中央処
    理装置(2)に送り、中央処理装置(2)は、復電時に
    、無停電電源装置(1)からの停電割り込み信号がオフ
    になったことを検出して、停電保障されていない入出力
    装置(4)に対して電源投入信号を送ることにより、前
    記停電保障されていない入出力装置(4)の電源を自動
    的に再投入させることを特徴とする停電時の復電制御方
    式。
JP61220060A 1986-09-18 1986-09-18 停電時の復電制御方式 Pending JPS6375812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61220060A JPS6375812A (ja) 1986-09-18 1986-09-18 停電時の復電制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61220060A JPS6375812A (ja) 1986-09-18 1986-09-18 停電時の復電制御方式

Publications (1)

Publication Number Publication Date
JPS6375812A true JPS6375812A (ja) 1988-04-06

Family

ID=16745309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61220060A Pending JPS6375812A (ja) 1986-09-18 1986-09-18 停電時の復電制御方式

Country Status (1)

Country Link
JP (1) JPS6375812A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762430A (en) * 1980-09-30 1982-04-15 Canon Inc Processor for power source recovery
JPS6121520A (ja) * 1984-07-09 1986-01-30 Mitsubishi Electric Corp 計算機システムの停電処理方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5762430A (en) * 1980-09-30 1982-04-15 Canon Inc Processor for power source recovery
JPS6121520A (ja) * 1984-07-09 1986-01-30 Mitsubishi Electric Corp 計算機システムの停電処理方式

Similar Documents

Publication Publication Date Title
GB2290891B (en) Multiprocessor system
JPH0612153A (ja) プログラマブルコントローラ
JPS6375812A (ja) 停電時の復電制御方式
JPS61169036A (ja) システム監視装置
JPS5813378Y2 (ja) 電源断検出監視回路
JPH0445064Y2 (ja)
JPH01245322A (ja) マイクロプロセッサの停電制御回路
JP2982294B2 (ja) プログラマブルコントローラの瞬時停電時間検出方法
JPS61114323A (ja) 情報処理装置の電源異常処理方法
JPH05108503A (ja) 停電処理方式
JPS6252650A (ja) メモリのチエツク方法
JPH0428194Y2 (ja)
JPS6032515A (ja) 電源制御方式
JPH0431192Y2 (ja)
JPH0441383Y2 (ja)
JPS61273124A (ja) 電源瞬断アラ−ム表示方式
JPH04291610A (ja) マイクロコンピュータのリセット回路
JPH05236676A (ja) プロセス監視装置
JPS63156214A (ja) 半導体デイスク装置の電源制御方式
JPS619124A (ja) 電源制御方式
JPH0272436A (ja) マイクロコンピュータの冗長システム
JP2727940B2 (ja) 二重化処理装置
JPS62256162A (ja) デユ−プレツクス計算機システムの切替制御装置
JPH05210434A (ja) バックアップ処理方法
JPH03174616A (ja) マイクロコンピューター