JPS637083A - メモリ読出し制御回路 - Google Patents
メモリ読出し制御回路Info
- Publication number
- JPS637083A JPS637083A JP61150867A JP15086786A JPS637083A JP S637083 A JPS637083 A JP S637083A JP 61150867 A JP61150867 A JP 61150867A JP 15086786 A JP15086786 A JP 15086786A JP S637083 A JPS637083 A JP S637083A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- ram
- counter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は文字情報を映像に重ねる場合に文字情報を格
納しておくメモリ（ビデオＲＡＭ）の読出し制御回路に
関する。
納しておくメモリ（ビデオＲＡＭ）の読出し制御回路に
関する。
映像に文字を重ねる場合、文字情報をビデオＲＡＭに格
納しておいて、映像信号と同期してビデオＲＡＭから文
字情報を読出して、両者を混合してモニタに供給するこ
とがよく行われている。
納しておいて、映像信号と同期してビデオＲＡＭから文
字情報を読出して、両者を混合してモニタに供給するこ
とがよく行われている。
ここで、映像信号の種類が変わると、走査線の数が異な
るので基本クロックの周波数が変わり、モニタ画面上で
の文字の表示位置が意図した場所からずれてしまうこと
がある。例えば、ＮＴＳＣ映像信号では走査線数は５２
５本（基本クロックの周波数は１４．３ＭＨｚ）であり
、ＰＡＬ映像信号では走査線数は６２５本（Ｍ本りロッ
クの周波数は１７．７ＭＨｚ）である。そのため、ビデ
オＲＡＭからＰＡＬ映像信号に同期して文字情報を読出
した場合、モニタ画面での文字の表示位置はＮＴＳＣ映
像信号に同期して読出した場合に比べてノを上に寄って
しまう。
るので基本クロックの周波数が変わり、モニタ画面上で
の文字の表示位置が意図した場所からずれてしまうこと
がある。例えば、ＮＴＳＣ映像信号では走査線数は５２
５本（基本クロックの周波数は１４．３ＭＨｚ）であり
、ＰＡＬ映像信号では走査線数は６２５本（Ｍ本りロッ
クの周波数は１７．７ＭＨｚ）である。そのため、ビデ
オＲＡＭからＰＡＬ映像信号に同期して文字情報を読出
した場合、モニタ画面での文字の表示位置はＮＴＳＣ映
像信号に同期して読出した場合に比べてノを上に寄って
しまう。
これを防ぐために、従来は、ＮＴＳＣ映像信号の場合と
ＰＡＬ映像信号の場合とで別個のビデオＲＡＭ読出し制
御回路を必要としていた。
ＰＡＬ映像信号の場合とで別個のビデオＲＡＭ読出し制
御回路を必要としていた。
この発明は上述した事情に対処すべくなされたもので、
その目的は映像信号の種類が変わっても文字パターンを
記憶しているメモリの記憶文字を適切な位置に表示でき
るメモリ読出し制御回路を提供することである。
その目的は映像信号の種類が変わっても文字パターンを
記憶しているメモリの記憶文字を適切な位置に表示でき
るメモリ読出し制御回路を提供することである。
この発明によるメモリ読出し制御回路は文字信号を記憶
するビデオＲＡＭ２６と、映像信号の種類に応じて水平
同期信号、垂直同期信号のパルス幅を伸長する伸長回路
３２．３４と、伸長回路３２．３４の出力に応じてビデ
オＲＡＭ２６の読出しアドレスを発生するカウンタ２８
．３０と、ビデオＲＡＭ２６から読出された文字信号を
映像信号に加算するミキサ４２を具備する。
するビデオＲＡＭ２６と、映像信号の種類に応じて水平
同期信号、垂直同期信号のパルス幅を伸長する伸長回路
３２．３４と、伸長回路３２．３４の出力に応じてビデ
オＲＡＭ２６の読出しアドレスを発生するカウンタ２８
．３０と、ビデオＲＡＭ２６から読出された文字信号を
映像信号に加算するミキサ４２を具備する。
〔作用］
この発明によるメモリ読出し制御回路によれば、映像信
号の種類に応じてビデオＲＡＭ２６の読出しアドレスと
モニタ画面の位置関係が可変されるので、映像Ｍ号の種
類によらずビデオＲＡＭ２６のデータをモニタ画面の適
切な位置に表示できる。
号の種類に応じてビデオＲＡＭ２６の読出しアドレスと
モニタ画面の位置関係が可変されるので、映像Ｍ号の種
類によらずビデオＲＡＭ２６のデータをモニタ画面の適
切な位置に表示できる。
１ズ下図而を参照してこの発明によるメモリ読出し制卸
回路の一実施例を説明する。第１図は第１実施例のブロ
ック図である。ＣＰ Ｕ １０にアドレスバス１８、デ
ータバス２０を介してＲＡＭ１２、ＲＯＭ１４、キャラ
クタＲＯＭ１６が接続される。アドレスバス１８はアド
レスバス切換回路２２の第１入力端子にも接続される。
回路の一実施例を説明する。第１図は第１実施例のブロ
ック図である。ＣＰ Ｕ １０にアドレスバス１８、デ
ータバス２０を介してＲＡＭ１２、ＲＯＭ１４、キャラ
クタＲＯＭ１６が接続される。アドレスバス１８はアド
レスバス切換回路２２の第１入力端子にも接続される。
デルタパス２０はデータバス切換回路２４の第１端子に
も接続される。
も接続される。
アドレスバス切換回路２２の出力端子はビデオＲＡＭ２
２のアドレス端子に接続される。ビデオＲＡＭ２２には
データバス切換回路２４の第１端子を介してキャラクタ
ＲＯＭ１６からの文字パターンが格納される。ビデオＲ
ＡＭ２２の容量は６４バイト×２５６走査線であるとす
る。
２のアドレス端子に接続される。ビデオＲＡＭ２２には
データバス切換回路２４の第１端子を介してキャラクタ
ＲＯＭ１６からの文字パターンが格納される。ビデオＲ
ＡＭ２２の容量は６４バイト×２５６走査線であるとす
る。
アドレスバス切換回路２０の第２入力端子には垂直アド
レスとしては垂直カウンタ２８の出力が、水平アドレス
としては水平カウンタ３０の出力が供給されている。
レスとしては垂直カウンタ２８の出力が、水平アドレス
としては水平カウンタ３０の出力が供給されている。
垂直同期パルスＶ ５ｙｎｃが伸長回路３２を介して伸
長パルスＶ ５ｙｎｃ−として垂直カウンタ２８のクリ
ア端子Ｃ１，Ｈに供給される。伸長回路３２は垂直同期
パルスＶ ５ｙｎｃのパルス幅を伸長する回路であり、
そのパルス幅は外付けのスイッチのオン、オフにより２
種類に変化される。水平同期パルスＨ５ｙｎｃが垂直カ
ウンタ２８のクロック端子Ｃ１，Ｋに供給される。
長パルスＶ ５ｙｎｃ−として垂直カウンタ２８のクリ
ア端子Ｃ１，Ｈに供給される。伸長回路３２は垂直同期
パルスＶ ５ｙｎｃのパルス幅を伸長する回路であり、
そのパルス幅は外付けのスイッチのオン、オフにより２
種類に変化される。水平同期パルスＨ５ｙｎｃが垂直カ
ウンタ２８のクロック端子Ｃ１，Ｋに供給される。
水平同期パルスｔ−ｌ５ｙｎｃが伸長回路３４を介して
伸長パルスＨｓｙｎｃ−としてＯＲゲート３６を介して
水平カウンタ３０のクリア端子ＣＬＲに供給される。伸
長回路３４は伸長回路３２と同様の回路である。ＯＲゲ
ート３６には伸長垂直同期パルスＶｓｙｎｃ−も供給さ
れる。クロックパルスＣＬＯＣＫが水平カウンタ３０の
クロック端子Ｃ１，Ｈに供給される。クロックパルスＣ
ＬＯＣＫの周波数はＮＴＳＣ信号では７．１６Ｍ １１
２ 。
伸長パルスＨｓｙｎｃ−としてＯＲゲート３６を介して
水平カウンタ３０のクリア端子ＣＬＲに供給される。伸
長回路３４は伸長回路３２と同様の回路である。ＯＲゲ
ート３６には伸長垂直同期パルスＶｓｙｎｃ−も供給さ
れる。クロックパルスＣＬＯＣＫが水平カウンタ３０の
クロック端子Ｃ１，Ｈに供給される。クロックパルスＣ
ＬＯＣＫの周波数はＮＴＳＣ信号では７．１６Ｍ １１
２ 。
ＰＡＬ信号では８．８７ＭＨｚである。
アドレスバス切換回路２０、データバス切換回路２４に
は切換え制御信号として伸長垂直同期パルスＶ ５ｙｎ
ｃ−が供給される。
は切換え制御信号として伸長垂直同期パルスＶ ５ｙｎ
ｃ−が供給される。
ビデオＲＡＭ２６には読出し／書込み切換え信号Ｒ／Ｗ
と、チップセレクト信号Ｃ８が供給される。
と、チップセレクト信号Ｃ８が供給される。
データバス切換回路２４の第２端子からの出力は並列／
直列（Ｐ／Ｓ ）変換器３８に供給される。Ｐ／Ｓ変換
器３８は８ビツトの並列信号を１ビツトの直列信号に変
換する。クロックパルスＣ１，ＯＣＫがそのままＰ／Ｓ
変換器３８のクロック端子Ｃ１，Ｈに供給されるととも
に、１／８分周器４０を介してロード端子」０＾０にも
供給される。Ｐ／Ｓ変換器３８のクリア端子ＣＩＨには
ＯＲゲート３６の出力が供給される。
直列（Ｐ／Ｓ ）変換器３８に供給される。Ｐ／Ｓ変換
器３８は８ビツトの並列信号を１ビツトの直列信号に変
換する。クロックパルスＣ１，ＯＣＫがそのままＰ／Ｓ
変換器３８のクロック端子Ｃ１，Ｈに供給されるととも
に、１／８分周器４０を介してロード端子」０＾０にも
供給される。Ｐ／Ｓ変換器３８のクリア端子ＣＩＨには
ＯＲゲート３６の出力が供給される。
Ｐ／Ｓ変換器３８の出力はミキサ４２により映像信号と
加算され、図示せぬモニタへ供給される。
加算され、図示せぬモニタへ供給される。
伸長回路３２．３４は同様な構成であり、−例として伸
長回路３２の貝体例を第２図に示す。Ｖ ５ｙｎｃパル
スがカウンタ５０のクリア端子ＣＩＨに供給される。
長回路３２の貝体例を第２図に示す。Ｖ ５ｙｎｃパル
スがカウンタ５０のクリア端子ＣＩＨに供給される。
カウンタ５０のクロック端子Ｃ１，ｋにはＡＮＤゲート
５２を介してり日ツクパルスＣ１，ＯＣＲが供給される
。
５２を介してり日ツクパルスＣ１，ＯＣＲが供給される
。
カウンタ５０の出力端子ＱＡ 、 ＱＢ 、 ＱＣ、Ｑ
Ｄのうち、ＱＢ 、ＱＤがＡＮＤゲート５４．５６を介
してＯＲゲート５８の入力端子に接続される。ＡＮＤゲ
ート５４の他方の入力端子には電源と接地間に接続され
るスイッチ６０からの制御信号が供給される。
Ｄのうち、ＱＢ 、ＱＤがＡＮＤゲート５４．５６を介
してＯＲゲート５８の入力端子に接続される。ＡＮＤゲ
ート５４の他方の入力端子には電源と接地間に接続され
るスイッチ６０からの制御信号が供給される。
ＡＮＤゲート５６の他方の入力端子にはスイッチ６０か
らの制御信号の反転信号が供給される。ＯＲゲート５８
の出力信号が伸長垂直同期パルスＶｓｙｎｃ −となる
。ＯＲゲート５８の出力信号Ｖ ５ｙｎｃ−はＡＮＤゲ
ート５２の他方の入力端子にも供給される。
らの制御信号の反転信号が供給される。ＯＲゲート５８
の出力信号が伸長垂直同期パルスＶｓｙｎｃ −となる
。ＯＲゲート５８の出力信号Ｖ ５ｙｎｃ−はＡＮＤゲ
ート５２の他方の入力端子にも供給される。
第２図の伸長回路において、第３図（ｂ）に示すような
Ｖ ５ｙｎｃパルス（負パルス）が供給されると、カウ
ンタ５０はクリアされる。そのため、ＱＢ 。
Ｖ ５ｙｎｃパルス（負パルス）が供給されると、カウ
ンタ５０はクリアされる。そのため、ＱＢ 。
００ｍ力のＯＲ信号であるＶｓｙｎｃ−パルス（負パル
ス）も第３図（Ｃ）、または第３図（ｄ）に示すように
出力開始される。
ス）も第３図（Ｃ）、または第３図（ｄ）に示すように
出力開始される。
Ｖ ５ｙｎｃ−パルスが出力されると、ＡＮＤゲート５
２が導通されるので、第３図（ａ）に示すようにカウン
タ５０のクロック端子ＣＬＫにクロックパルスＣＬＯＣ
Ｋが供給される。これにより、カウンタ５０はカウント
動作を開始する。
２が導通されるので、第３図（ａ）に示すようにカウン
タ５０のクロック端子ＣＬＫにクロックパルスＣＬＯＣ
Ｋが供給される。これにより、カウンタ５０はカウント
動作を開始する。
カウント開始後、スイッチ６０がオフの場合は第３図（
Ｃ）に示すように４カウント目で出力されるＱＢ比出力
よりＡＮＤゲート５４の出力が０１ ′ルベルになり、
スイッチ６０がオンの場合は第３図＜ｄ）に示すように
８カウント目で出力される００ｍ力によりＡＮＤゲート
５６の出力が″゛１″１″レベル、Ｖ ５ｙｎｃ−の発
生が停止する。このように、スイッチ６０のオン、オフ
により伸長回路の伸長幅を可変できる。
Ｃ）に示すように４カウント目で出力されるＱＢ比出力
よりＡＮＤゲート５４の出力が０１ ′ルベルになり、
スイッチ６０がオンの場合は第３図＜ｄ）に示すように
８カウント目で出力される００ｍ力によりＡＮＤゲート
５６の出力が″゛１″１″レベル、Ｖ ５ｙｎｃ−の発
生が停止する。このように、スイッチ６０のオン、オフ
により伸長回路の伸長幅を可変できる。
第１実施例の動作を説明する。第１実施例は垂直帰線期
間、すなわちＶ ５ｙｎｃ ′パルスが゛′０″レベル
の期間は書込み動作し、それ以外の期間は読出し動作す
る。
間、すなわちＶ ５ｙｎｃ ′パルスが゛′０″レベル
の期間は書込み動作し、それ以外の期間は読出し動作す
る。
先ず、ビデオＲＡＭ２６への文字パターンの書込みにつ
いて説明する。書込み期間は、パ０”レベルのＶ ５ｙ
ｎｃ−パルスに応じて、アドレスバス切換回路２２はＣ
ＰＵアドレスバス１８とビデオＲＡＭアドレスバスとを
接続し、データバス切換回路２４はＣＰＵデータバス２
０とビデオＲＡＭデータバスとを接続する。
いて説明する。書込み期間は、パ０”レベルのＶ ５ｙ
ｎｃ−パルスに応じて、アドレスバス切換回路２２はＣ
ＰＵアドレスバス１８とビデオＲＡＭアドレスバスとを
接続し、データバス切換回路２４はＣＰＵデータバス２
０とビデオＲＡＭデータバスとを接続する。
モニタ上に表示されている画像の上に文字を表示したい
場合、画面−ヒのカーソルを所望の位置に移動し、図示
しないキーボード等から文字］−ドを入力する。入力さ
れた文字コードに対応する文字パターンがキャラクタＲ
ＯＭ１６から読出され、データバス２０、データバス切
換回路２４を介してビデオＲＡＭ２６に書込まれる。こ
の時のビデオＲＡＭ２６の書込みアドレスはカーソルの
位置に応じてＣＰ Ｕ １０により決定され、ＣＰＵア
ドレスバス１８を介して供給される。
場合、画面−ヒのカーソルを所望の位置に移動し、図示
しないキーボード等から文字］−ドを入力する。入力さ
れた文字コードに対応する文字パターンがキャラクタＲ
ＯＭ１６から読出され、データバス２０、データバス切
換回路２４を介してビデオＲＡＭ２６に書込まれる。こ
の時のビデオＲＡＭ２６の書込みアドレスはカーソルの
位置に応じてＣＰ Ｕ １０により決定され、ＣＰＵア
ドレスバス１８を介して供給される。
ここで、ビデオＲＡＭ２２の容量は６４バイト×２５６
走査線あるが、実際に文字が書込まれるのは４０バイト
×２２０走査線とする。
走査線あるが、実際に文字が書込まれるのは４０バイト
×２２０走査線とする。
次に、第６図（ａ）〜（ｆ）に示したタイミングチャー
トを参照してビデオＲＡＭ２Ｂからのデータの読出し動
作を説明する。第６図（ａ）〜（ｆ）は復号映像信号が
ＮＴＳＣ信号の場合であるとする。この時、伸長回路３
２．３４の外付けのスイッチ６０はオフされている。
トを参照してビデオＲＡＭ２Ｂからのデータの読出し動
作を説明する。第６図（ａ）〜（ｆ）は復号映像信号が
ＮＴＳＣ信号の場合であるとする。この時、伸長回路３
２．３４の外付けのスイッチ６０はオフされている。
読出し期間は、パ１”レベルのＶ ５ｙｎｃ−パルスに
応じて、アドレスバス切換回路２２は垂直カウンタ２８
と水平カウンタ３０の出力をビデオＲＡＭアドレスバス
に接続し、データバス切換回路２４はビデオＲＡＭデー
タバスを外部データバス（Ｐ／Ｓ変換器３８に接続され
る）に接続する。ここで、水平カウンタ３０は６ビツト
カウンタ、垂直カウンタ２８は８ピツトカウンタとし、
第４図に示すように、水平カウンタ３０の出力がビデオ
ＲＡＭアドレスのＡＯ〜Ａ５に接続され、垂直カウンタ
２８の出力がビデオＲＡＭアドレスの八〇〜Ａ１３に接
続される。
応じて、アドレスバス切換回路２２は垂直カウンタ２８
と水平カウンタ３０の出力をビデオＲＡＭアドレスバス
に接続し、データバス切換回路２４はビデオＲＡＭデー
タバスを外部データバス（Ｐ／Ｓ変換器３８に接続され
る）に接続する。ここで、水平カウンタ３０は６ビツト
カウンタ、垂直カウンタ２８は８ピツトカウンタとし、
第４図に示すように、水平カウンタ３０の出力がビデオ
ＲＡＭアドレスのＡＯ〜Ａ５に接続され、垂直カウンタ
２８の出力がビデオＲＡＭアドレスの八〇〜Ａ１３に接
続される。
モニタ画面とビデオＲＡＭのアドレスの関係を第５図に
示す。
示す。
第６図（ａ）は垂直同期パルスＶ ５ｙｎｃ、第６図（
ｂ）はその伸長パルスＶｓｙｎｃ−１第６図（Ｃ）は水
平同期パルス＠ ５ｙｎｃ、第６図（ｄ）はその伸長パ
ルスＨ５ｙｎｃ−である。第６図（ｅ）は水平カウンタ
３０の出力（水平アドレス）、第６図（ｆ）は垂直カウ
ンタ３０の出力（垂直アドレス）である。
ｂ）はその伸長パルスＶｓｙｎｃ−１第６図（Ｃ）は水
平同期パルス＠ ５ｙｎｃ、第６図（ｄ）はその伸長パ
ルスＨ５ｙｎｃ−である。第６図（ｅ）は水平カウンタ
３０の出力（水平アドレス）、第６図（ｆ）は垂直カウ
ンタ３０の出力（垂直アドレス）である。
伸長パルスＶ ５ｙｎｃ−が“０”レベルの時は垂直カ
ウンタ２８はクリアされている。そのため、伸長パルス
Ｖ ５ｙｎｃ−が“０”レベルの期間に水平同期パルス
Ｈ５ｙｎｃが供給されても、垂直カウンタ２８の出力は
第６図（ｆ）に示すように変化しない。そして、伸長パ
ルスＶ ５ｙｎｃ−が“１”レベルになってから、水平
同期パルス＠ ５ｙｎｃに応じて垂直カウンタ２８の出
力は第６図（ｆ）に示すようにＯがら２５２まで増加す
る。すなわち、ビデオＲＡＭ２６の読出し垂直アドレス
は垂直同期パルスＶ ５ｙｎｃが発生されてから伸長垂
直同期パルスＶ ５ｙｎｃ−のパルス幅に応じた時間だ
け遅らされて変化開始する。
ウンタ２８はクリアされている。そのため、伸長パルス
Ｖ ５ｙｎｃ−が“０”レベルの期間に水平同期パルス
Ｈ５ｙｎｃが供給されても、垂直カウンタ２８の出力は
第６図（ｆ）に示すように変化しない。そして、伸長パ
ルスＶ ５ｙｎｃ−が“１”レベルになってから、水平
同期パルス＠ ５ｙｎｃに応じて垂直カウンタ２８の出
力は第６図（ｆ）に示すようにＯがら２５２まで増加す
る。すなわち、ビデオＲＡＭ２６の読出し垂直アドレス
は垂直同期パルスＶ ５ｙｎｃが発生されてから伸長垂
直同期パルスＶ ５ｙｎｃ−のパルス幅に応じた時間だ
け遅らされて変化開始する。
そのため、２木目の水平走査線の位置にビデオＲＡＭ２
６内の第１木目の走査線情報が表示される。
６内の第１木目の走査線情報が表示される。
伸長パルスＶ ５ｙｎｃ−１＠ ５ｙｎｃ−のいずれか
が“０″レベルの時は水平カウンタ３０はクリアされて
いる。そのため、伸長パルスＶ ５ｙｎｃ −、Ｈ５ｙ
ｎｃ′のいずれかが“Ｏ”レベルの期間にクロックパル
スｃｔ、ｏｃにが供給されても、水平カウンタ３０の出
力は第６図（ｅ）に示すように変化しない。そして、伸
長パルスＶ ５ｙｎＣ′、Ｈ５ｌｉｌｎＣ−の両方が“
１”レベルになってから、りｎツクパルスＣｌ０ＣＨに
応じて水平カウンタ３０のＦＨ力は第６図（ｅ）に示す
ようにＯから６０まで増加する。づ”なわち、ビデオＲ
ＡＭ２６の読出し水平アドレスは水平同期パルスｌ」５
ｙｎｃが発生されてから伸長水平同期パルスＨ５ｙｎｃ
−のパルス幅に応じた時間だけばらされて変化開始する
。これにより、各水平走査線内の左端から所定数個目の
画素の位置からビデオＲＡＭ２６内の各走査線情報が表
示される。
が“０″レベルの時は水平カウンタ３０はクリアされて
いる。そのため、伸長パルスＶ ５ｙｎｃ −、Ｈ５ｙ
ｎｃ′のいずれかが“Ｏ”レベルの期間にクロックパル
スｃｔ、ｏｃにが供給されても、水平カウンタ３０の出
力は第６図（ｅ）に示すように変化しない。そして、伸
長パルスＶ ５ｙｎＣ′、Ｈ５ｌｉｌｎＣ−の両方が“
１”レベルになってから、りｎツクパルスＣｌ０ＣＨに
応じて水平カウンタ３０のＦＨ力は第６図（ｅ）に示す
ようにＯから６０まで増加する。づ”なわち、ビデオＲ
ＡＭ２６の読出し水平アドレスは水平同期パルスｌ」５
ｙｎｃが発生されてから伸長水平同期パルスＨ５ｙｎｃ
−のパルス幅に応じた時間だけばらされて変化開始する
。これにより、各水平走査線内の左端から所定数個目の
画素の位置からビデオＲＡＭ２６内の各走査線情報が表
示される。
また、伸長パルスＶ ５ＶｎＣ−、ｌ−Ｉ ５ｙｎＣ−
のいずれかが“′０”レベルの時は伸長パルスＰ／Ｓ変
換器３８もクリアされているので、文字パターン情号は
映像信号に加算されない。
のいずれかが“′０”レベルの時は伸長パルスＰ／Ｓ変
換器３８もクリアされているので、文字パターン情号は
映像信号に加算されない。
Ｊズ上により、ビデオＲＡＭ２６内の文字パターンの表
示位置は垂直同期パルスＶ ５ｖｎｃ、水平同期パルス
トｌ ５ｙｎｃの伸長幅に応じて決定されることがわか
る。そのため、復号映像信号がＮＴＳＣ信号ではなくＰ
ＡＩ−信号の場合は、スイッチ６０をオンし伸長回路３
２．３４の伸長幅を大きくし、ビデオＲＡＭ２６の読出
しアドレスをＮＴＳＣ信号の場合のモニタ画面の中央付
近に対応するアドレスに変換することができ、ＮＴＳＣ
信号の場合と同様な位置に表示させることができる。
示位置は垂直同期パルスＶ ５ｖｎｃ、水平同期パルス
トｌ ５ｙｎｃの伸長幅に応じて決定されることがわか
る。そのため、復号映像信号がＮＴＳＣ信号ではなくＰ
ＡＩ−信号の場合は、スイッチ６０をオンし伸長回路３
２．３４の伸長幅を大きくし、ビデオＲＡＭ２６の読出
しアドレスをＮＴＳＣ信号の場合のモニタ画面の中央付
近に対応するアドレスに変換することができ、ＮＴＳＣ
信号の場合と同様な位置に表示させることができる。
この発明の第２実施例の主要部をＭ７図に示す。
第７図は水平カウンタ３０付近の回路図である。水平同
期パルスｆ−１ｓｙｎｃが入力される伸長回路３４の出
力がインバータ７２を介してＡＮＤゲート７４の第１入
力端子に供給される。ＡＮＤゲート７４の第２入力端子
にはクロックパルスＣＬＯＣＫが供給される。
期パルスｆ−１ｓｙｎｃが入力される伸長回路３４の出
力がインバータ７２を介してＡＮＤゲート７４の第１入
力端子に供給される。ＡＮＤゲート７４の第２入力端子
にはクロックパルスＣＬＯＣＫが供給される。
ＡＮＤゲート７４の出力信号が水平カウンタ３０のりｎ
ツク端子０１にに入力される。水平カウンタ３０のクリ
ア端子ＣＬＲにはＯＲゲート７６を介して水平同期パル
スｌ−１ｓｙｎｃ、伸長垂直同期パルスＶ ５ｙｎｃ−
が供給される。
ツク端子０１にに入力される。水平カウンタ３０のクリ
ア端子ＣＬＲにはＯＲゲート７６を介して水平同期パル
スｌ−１ｓｙｎｃ、伸長垂直同期パルスＶ ５ｙｎｃ−
が供給される。
このＪ：うな構成によると、伸長回路３４の出力Ｈ３ｙ
ｎＣ−が１″０”レベルの時は水平カウンタ３０へのク
ロック入力が阻止され、第１実施例と同様にビデオＲＡ
Ｍ２６の読出し水平アドレスは近らされて変化開始する
。第１実施例では水平カウンタ３０のクリア期間を制御
することにより、水平アドレスの変化を遅延しているの
に対して、第２実施例では水平カウンタ３０へのクロッ
クの供給を制御することにより、水平アドレスの変化を
遅延している。
ｎＣ−が１″０”レベルの時は水平カウンタ３０へのク
ロック入力が阻止され、第１実施例と同様にビデオＲＡ
Ｍ２６の読出し水平アドレスは近らされて変化開始する
。第１実施例では水平カウンタ３０のクリア期間を制御
することにより、水平アドレスの変化を遅延しているの
に対して、第２実施例では水平カウンタ３０へのクロッ
クの供給を制御することにより、水平アドレスの変化を
遅延している。
これは、垂直カウンタの制御に使用してもよい。
この発明は上述した実施例に限定されずに、種々変更可
能である。復号映像信号の種類としては、Ｎ丁ＳＣ信号
、ＰＡＬ信号に限らず、Ｓ Ｅ ＣＡＭ信号でもよいし
、伸長回路の伸長幅は２種類に限らず、３種類でもよい
。
能である。復号映像信号の種類としては、Ｎ丁ＳＣ信号
、ＰＡＬ信号に限らず、Ｓ Ｅ ＣＡＭ信号でもよいし
、伸長回路の伸長幅は２種類に限らず、３種類でもよい
。
以上説明したようにこの発明にＪ：れば、映仔信号の種
類に応じてビデオＲＡＭの読出しアドレスとモニタ画面
の位置関係が可変されるので、映像信号の種類によらず
ビデオＲＡＭのデータをモニタ画面の適切な位置に表示
できるメモリ読出し制御回路が提供できる。
類に応じてビデオＲＡＭの読出しアドレスとモニタ画面
の位置関係が可変されるので、映像信号の種類によらず
ビデオＲＡＭのデータをモニタ画面の適切な位置に表示
できるメモリ読出し制御回路が提供できる。
第１図はこの発明によるメモリ読出し制御回路の第１実
施例のブロック図、第２図は第１実施例の伸長回路の具
体的な回路図、第３図（ａ）〜（ｄ）は第２図の伸長回
路の動作を示す信号波形図、第４図は第１実施例のビデ
オＲＡＭの書込みアドレスを説明する図、第５図は第１
実施例のモニタ画面とビデオＲＡＭのアドレスの関係を
示す図、第６図（ａ）〜（ｆ）は第１実施例の読出し動
作を説明するタイミングチャート、第７図はこの発明に
よるメモリ読出し制御回路の第２実施例の主要部のブロ
ック図である。 １０・・・ＣＰＵ ２２・・・アドレスバス切換回路 ２４・・・データバス切換回路 ２６・・・ビデオＲＡＭ ２８・・・垂直カウンタ ３０・・・水平カウンタ ３２．３４・・・伸長回路 ４２・・・ミキサ
施例のブロック図、第２図は第１実施例の伸長回路の具
体的な回路図、第３図（ａ）〜（ｄ）は第２図の伸長回
路の動作を示す信号波形図、第４図は第１実施例のビデ
オＲＡＭの書込みアドレスを説明する図、第５図は第１
実施例のモニタ画面とビデオＲＡＭのアドレスの関係を
示す図、第６図（ａ）〜（ｆ）は第１実施例の読出し動
作を説明するタイミングチャート、第７図はこの発明に
よるメモリ読出し制御回路の第２実施例の主要部のブロ
ック図である。 １０・・・ＣＰＵ ２２・・・アドレスバス切換回路 ２４・・・データバス切換回路 ２６・・・ビデオＲＡＭ ２８・・・垂直カウンタ ３０・・・水平カウンタ ３２．３４・・・伸長回路 ４２・・・ミキサ
Claims (2)
- （１）文字信号を記憶するメモリと、映像信号の種類に
応じて水平同期信号、垂直同期信号のパルス幅を伸長す
る手段と、前記伸長手段の出力に応じて前記メモリの読
出しアドレスを制御する手段と、前記メモリから読出さ
れた文字信号を映像信号に加算する手段を具備するメモ
リ読出し制御回路。 - （２）前記映像信号はＮＴＳＣ信号、ＰＡＬ信号、ＳＥ
ＣＡＭ信号であることを特徴とする特許請求の範囲に第
１項に記載のメモリ読出し制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150867A JPH0793714B2 (ja) | 1986-06-27 | 1986-06-27 | メモリ読出し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150867A JPH0793714B2 (ja) | 1986-06-27 | 1986-06-27 | メモリ読出し制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS637083A true JPS637083A (ja) | 1988-01-12 |
| JPH0793714B2 JPH0793714B2 (ja) | 1995-10-09 |
Family
ID=15506112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150867A Expired - Lifetime JPH0793714B2 (ja) | 1986-06-27 | 1986-06-27 | メモリ読出し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793714B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340673A (ja) * | 1989-04-20 | 1991-02-21 | Motorola Inc | 複合規格オン・スクリーン表示を有する映像制御装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174990A (en) * | 1981-04-20 | 1982-10-27 | Shinko Electric Co Ltd | Hard-copying machine |
| JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
| JPS6059883A (ja) * | 1983-09-13 | 1985-04-06 | Matsushita Electric Ind Co Ltd | テレビジョン受信機 |
| JPS60185992A (ja) * | 1984-03-05 | 1985-09-21 | 株式会社富士通ゼネラル | 画像の重畳装置 |
| JPS60203085A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 文字放送受信機 |
| JPS6180983A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Naka Seiki Kk | デジタル画像メモリ装置 |
-
1986
- 1986-06-27 JP JP61150867A patent/JPH0793714B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174990A (en) * | 1981-04-20 | 1982-10-27 | Shinko Electric Co Ltd | Hard-copying machine |
| JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
| JPS6059883A (ja) * | 1983-09-13 | 1985-04-06 | Matsushita Electric Ind Co Ltd | テレビジョン受信機 |
| JPS60185992A (ja) * | 1984-03-05 | 1985-09-21 | 株式会社富士通ゼネラル | 画像の重畳装置 |
| JPS60203085A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 文字放送受信機 |
| JPS6180983A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Naka Seiki Kk | デジタル画像メモリ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340673A (ja) * | 1989-04-20 | 1991-02-21 | Motorola Inc | 複合規格オン・スクリーン表示を有する映像制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793714B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308086A (en) | Video game external memory arrangement with reduced memory requirements | |
| US4278972A (en) | Digitally-controlled color signal generation means for use with display | |
| JPS6118198B2 (ja) | ||
| US4298931A (en) | Character pattern display system | |
| JPH0887249A (ja) | マルチシンク対応液晶ディスプレイ装置の表示制御装置及び表示制御方法 | |
| JP2575661B2 (ja) | 画像メモリ | |
| US4701864A (en) | Memory control apparatus for a CRT controller | |
| US5055940A (en) | Video memory control apparatus | |
| JPS637083A (ja) | メモリ読出し制御回路 | |
| US5619227A (en) | Picture data processing device with preferential selection among a plurality of sources | |
| US5467109A (en) | Circuit for generating data of a letter to be displayed on a screen | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| JPS59118184A (ja) | テレビゲ−ム装置 | |
| JP2538654B2 (ja) | 表示書込装置 | |
| JPS59141976A (ja) | ビデオ信号合成方法及び装置 | |
| JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| JPH02104190A (ja) | 記憶装置 | |
| KR100250147B1 (ko) | 화면 분할 신호 발생기 | |
| JPS60119685A (ja) | メモリプリチヤ−ジ回路 | |
| JPH01229295A (ja) | 液晶表示制御回路 | |
| JPS6177892A (ja) | カラ−画像表示方式 | |
| JPH04204491A (ja) | Ｌｃｄ表示素子の表示モード切換装置 | |
| JPS61121677A (ja) | 高品位テレビジヨン受像機 | |
| JPH09186853A (ja) | 画像処理装置及びその方法 | |
| JPH0445482A (ja) | 液晶表示装置 |