JPS6369265A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔腫東上の利用分野〕 本発明は固体撮像素子に関し、特にフレーム転送型固体
撮ｇＩ！素子に関する〇 〔従来の技術〕 近年、固体撮像素子に、その撮像性態が急速に進歩し、
家庭用のみならず放送用、を業用、科学用のビデオカメ
ラに使用さｎ始めｔｏまた、将来の高ヤイ細度テレビジ
ッン、電子スティールカメラへの応用ｔはかるべく、ニ
ジ高解像度化、絹″Ｉｌ！度化？はかる動きも活発であ
る０ ところで、このような固体撮像素子上実現するには、素
子の高密度化にともなうダイナミックレンジ、感度の低
下？克服することが必須の課題となっている。′−荷結
合素子七用Ｖｓたフレーム転送型の固体撮像素子では、
水平方向の高密度化が比較的容易で、ｂり、１−半導体
基板の裏面りり光を入射させることが可能であり、容易
に高感度化がはかｎる等の塩山にＬり、高性能の撮像素
子を実現しうるちのと期待さｎている。しかしながら、
従来の裏面光照射型のフレーム転送型電荷結合素子では
％信号電荷の拡散にニジ水平方向の分解能が劣化すると
いう欠点がある。また、光ｊｉｌ−裏面から照射させる
友め、牛廊体丞板ｋｉｌｌ−工く薄膜化させる必要が生
じる。

第２噛は、従来のフレーム転送型固体撮ｖＩＲ素子の主
要部上水す半纏体チップの単位セル部の断面図である。

なお、本例でＨ１Ｎチャネル素子素子上して説明する〇 この従来例はＰ型半導体（シリコン）基板ｌの一生平面
上に形成さｎｓ　Ｘｉ結合素子による転送チャネル（Ｎ
ウェルからなる埋め込みチャネル２゜２′・・・・・・
）を有し、この転送チャネルに隣接してオーバフローコ
ントロールゲート執域（埋め込ミチャネル２，２′エリ
低濃度のＮ″″型領域）３−１゜３−２．・・・・・・
を有し、さらにこのオーバフローコントロールゲート領
域に隣接してオーバフロードレイン（高濃度Ｎ　型領域
）４．４’・・・・・・七有し、Ｐ型中導体基板の裏面
工り光を入射するフレーム転送型固体撮像素子である。

なお、５は酸化シリこの工うなｍ造の素子では、１Ｃ極
表面側（表面酸化膜７側）工す光を入射させると、転送
電極内部で光吸収が発生し、感度が低下するＯ仁の几め
、半導体基板に１０７４ｍＦｌｌｒ後に薄く削り、半導
体基板裏面エフ光倉入射させている０ つぎに本素子の動作について説明する〇一般に、オーバ
フロードレイン４，４′は外部工ｖｔｉｔｉｔ圧が印加
さｎ、ある一定の電位に保持さｎているＯ転送電極６に
所定の電圧上印加することに＝９埋め込みチャネル２．
２′・・・・・・内部に電位井戸が形成さｎる。裏面か
ら光が入射さｎると、半導体基板内部お工び埋め込みチ
ャネル内部で光電変換さｎた信号電荷である電子がこの
電位井戸に蓄えらする。いま、オーバフローコントロー
ルケート領域の電位が転送電極６に隣接する電極（図示
せず）直下の地位よりも深けｎば、強い入射光にニジ過
燗に電荷が発生したとしても、この過剰な電荷はオーバ
フローコントロールゲート領域３−１．３−２、・・・
・・・全経由してオーバフロードレイン４゜４′、・・
・・・・に流入する。こｎＫ工ってプルーミングが抑制
される。ところで、この工つな従来素子ではＰ型半４体
基板１内部で発生し九信号斑荷である電子は、必ずしも
対応する珈め込みチャネルの地位井戸にに蓄積さｎず、
一部は半導体内部で拡散し、水平方向に隣接する画素の
電位井戸に捕らえられる。すなわち、隣接ｖｆＩ紫開で
信号の混合が発生し、このため、とくに水平方向の解像
度劣化を生せしめていた。素子が高’ｉ！ｉ化された際
にな、この水平方向の画素間干渉が大きく作用し、素子
高性能化の障害となっていた。ま７Ｃ，この工うなに米
素子では、牛４体基板の嗅厚會制御するｒｃめの特別の
素子構造が導入さｎておらず、半導体基板の膜厚で基板
全面にわ几って、一定の膜厚で制御性工く均一にさせる
ことが極めて困難であっ几。この九め、素子全面にわ九
って均一の感度を維持することが困難であり、場所ごと
の感度ばらつきで発生してい友。

〔発明が解決しょうとする問題点〕

以上述べた工すに、従来素子でに、元を変換さｎ発生し
Ｘ（５号電荷が、隣接画素に一部流入することによる解
像度劣化音生せしめていた。さらに、従来素子では、半
導体基板を均一の膜厚に制御することが困難であり、素
子全面にわたって均一な感度で得ることが極めて困難で
６つ九。

本発明の目的は、この工うな従来の欠点を除去し、解像
度がよく、均一な膜厚が得らｎる固体撮像素子を提供す
るＣとＶＣある。

〔問題点を解決するための手段〕

本発明の固体撮像素子は、−４電型の半導体基板の一生
平面上に形成さｎ％電荷結合素子による転送チャネル勿
有し、この転送チャネルに隣接してオーバフローコント
ロールゲート領域を有し、さらにこのオーバ７０−コン
トロールケー）１］域に隣接してオーバフロードレイン
を有し、ａ起生導体基板の裏面エリ光を入射する固体撮
像素子であって、前記オーバフロードレインに隣接して
前記半導体基板に溝が穿たｎｌこの溝の底部を含む表面
に酸化膜が設けらｎｌさらにこの溝内部に素子分離材を
充填することにより素子分離領域が形成さｎ１前記溝底
部の酸化膜が前記半導体基板の裏面に露出すべく前記半
導体基板が薄膜化さｎているという構成を有している０ 〔作用〕 本発明による固体撮像素子では、画素間の素子分離とし
て溝掘り分離技術を用いる。さらに、本発明による素子
では、この溝の深さと同一の厚さに半導体基板ｔ−＃膜
化させる。このため、牛４体内部で発生した信号電荷に
、水平方向に拡散して隣接画素に流入することがなく％
肩像度の劣化が抑制さｎる。さらに、本発明による固体
撮像素子では、素子分離としてもちいる溝の底部に酸化
膜が形成さｎているため、裏面から半導体基板を薄膜化
しｔ際に、この酸化ｉｔ半導体基板薄膜化停止材として
使用でき、容易に均一な膜厚の半導体基板か得らｎる。

この結果、素子全面にわ之って感度ばらつきのない高性
能素子が実現できる０〔実通例〕 次に、本発明の一冥椀例について図面ｌｔ＃照して説明
する。

第１図は本発明の一実施例の主要部を示す半導体チップ
の単位セル部の断面図である０この実施例はＰ型半導体
（シリコン）基板１の−１平面上に１３或さｎ１電荷結
合素子による転送チャネル（Ｎウェルからなる埋め込み
チャネル２゜２′・・・・・・）菫有し、この転送チャ
ネルに隣りしてオーバフローコントロールゲート頒截（
Ｊめ込みチャネル２．２’！り低Ｑ／ｆｆのＮ″″型領
域）３−１゜３−２．・・・・・・ｒ有し、さらにこの
牙−パフローコントロールゲート領域に隣接してオーバ
フロードレイン（高濃度Ｎ　型領域）４．４’・・・・
・・忙有し、Ｐ型半導体基板の裏面りり光を入射するフ
レーム転送型固体撮は素子において、オーバフロードレ
イン４，４′　・・・・・・に隣接して半導体基板ｌに
溝９゜９′、・・・・・・が穿たｎｌこの溝の底部を含
む表面に酸化！！１１１　、１１’が設けらｎｌさらに
この溝内部に多結晶シ１）コンからなる素子分離材１０
．１０’・・・・・・を充填することに工り素子分離頭
載が形成さｎ％鴬底部の酸化膜１１，１１’　が半導体
基板１の裏面に露出すべく半導体基板ｌが薄膜化ざｎて
いるというものである０なお、オーバフロードレイン直
下にはＰ型半導体基板１エク高＠度のＰ型領域である高
濃度領域８，８′・・・・・・が設けら１している。

次にこの実施例の美造方法について述べる０まず素子分
離領域欠栴成するため、Ｐ型半導体基板１を選択的にエ
ツチングすることにより溝９゜９′・・・・・・で穿つ
。こののち、表ＦＭｋｆｆＲ化し、酸化膜１１．ｌｌ”
ｌ−形成、多結晶シリコンからなる素子分離材１０．１
０’、・・・・・・を埋め込み、りく予分離領域とする
。こののち、イオン注入等に、Ｃり素子分離領域に４遺
してＰ域の高慢度憤域８．δ′・・・・・・を形成、つ
ぎにＮ型の高濃度不純物で注入しオーバ７０−ドレイン
４．４’、　　・・・・・・ｔｌ−形成、こののち埋め
込みチャネル２．２’、　　・・・・・・全形成すべく
Ｎ型子＃ＩＩ物？注入、さらにゲート酸化膜５、転送電
極６、表面曖化寧７ケ形成して素子の主要部が形成さｎ
る。以上の説明でに素子分離部の形成で製造工種の初期
におこなっているが、埋め込みチャネルヤ成侵、あるい
はオーバ７０−ドレイン４．４’、　・・・・・・形成
後としてもＬい。また、Ｐ型半導体領域８．８’、・・
・・・・全形成する際にＰ型不純物が横方向拡散する。

通常、この横方向拡散さｎｔＰ型領域と埋め込みチャネ
ル勿形成する几めのＮ型不純物とが合成さｎて、Ｎ領域
であるオーパフローコントロールケ−）ｉｊｔ域３　、
３　’・・・・・・が形成さｎろ。もちろん、このＬう
な手法に孟らずオーバフローコントロールゲート慣域３
＊３’＋・・・・・・を独立に形成しても工い口さらに
、仁の工９な素子表面の主些部が完成したのち半導体基
板勿裏面工９エツチング薄ひ化する。薄膜化の手法とし
ては通常の機械研磨、化学研磨を使用丁ｎば工いＯ この工うな本発明による構成の素子では、溝の底部に形
成された酸化膜１１．１１’、・・・・・・が裏面から
半導体基板ｔエツチングする際のエツチング停止作用ｔ
セたす０すなわち、裏面から半導体基板全研磨していく
際に、酸化膜１１．１１’、・・・・・・が露出した時
点でエツチング七終了させることができる。この工うな
半導体基板薄膜化の方法では、辱で表面から形成してお
り、通常の半導体プロセスにエフ、基板全面にわたって
溝の深さｔ均一に形成できる０薄膜化さｎ九基板の厚さ
は、この溝の深さに対応し、したがって、半導体基板膜
厚が均一に形成できる。この九り、基板の膜厚の場所に
よるばらつきに起因する感度むらが除去さｎる。さらに
、前述し比重うに溝底部に設けらｎた酸化膜がエツチン
グ停止作用ｔは九丁ため、確実に膜厚の制御が可能であ
り、従来困翔とさｎていた膜厚制御が他めて容易となる
。

ま几、本発明による固体撮像素子では、溝堀りさｔ′Ｌ
九領域が素子表面から裏面にまたがって素子分離部を構
成している九め、裏面から照射さｎた光に１って発生し
ｔ電荷が水平方向にｗａ接する画素に拡散してもｎこむ
ことがない０この究め、水平方向の感度分離がよく、従
来素子にみらｎＬ工うな解像度劣化が抑止さｎる０ さらにま九％本発明にＬる素子では、従来通タオーパ７
０−ドレインを形成できる九めプルーミング抑止も可能
である０ また、本発明による素子では、オーバフロードレイン直
下に基板濃度よりも高濃度のＰ型半導体領域全形成して
おり、基板との間に濃度差に対応する電位差？発生させ
、基板で発生し比電荷がオーバフロードレインに流入し
に＜＜シており、オーバ７０−ドレインの存在による感
度低下を防止している。

以上の説明でｉｆｆ、　Ｎチャネル素子を例とし友が。

本発明の主旨ＨＰチャネル素子にも適用し得ることはも
ちろんである０さらに、本発明の主旨は。

フレーム転送型固体撮像素子のみならず、フレーム転送
型固体撮像素子のメモリ部のない、いわゆるフルフレー
ム型固体撮像素子にも適用しりる０〔発明の効果〕 以上述ベア’５ｚうに、本発明に工ｒｔは、高感度で、
水平方向の両翼分離が工く、解像度劣化がなく。

膜厚が正確に！ＩＪ慣さ′ｎｆｃ高性能固体撮像素子が
実現できる０

【図面の簡単な説明】

第１図は本発明の一実施例の主要部上＊す半導体チップ
の単位セル部の断面図、第２因は従来例の主要部を示す
半導体チップの単位セル部の断面図である０ １・・・・・・Ｐ型半導体基板、２．２’・・・・・・
埋め込みチャネル、３　、３’、　３−１　、３−２　
、３−１　’・・・・・・オーバフローコントロールゲ
ート領Ｍ、４　。 ４′　・・・・・・オーバフロードレイン、５・・・・
・・ゲート酸化膜、７・・・・・・表面酸化膜、８．８
’・・・・・・高濃度領域、９．９’・・・・・・溝、
１０．１０’・・・・・・素子分喝材、１１．１１’・
・・・・・酸化膜。 １Ｎ１．ノー 寮１旧

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板の一主面上に形成され、電
   荷結合素子による転送チャネルを有し、この転送チャネ
   ルに隣接してオーバフローコントロールゲート領域を有
   し、さらにこのオーバフローコントロールゲート領域に
   隣接してオーバフロードレインを有し、前記半導体基板
   の裏面より光を入射する固体撮像素子において、前記オ
   ーバーフロードレインに隣接して前記半導体基板に溝が
   穿たれ、この溝の底部を含む表面に酸化膜が設けられ、
   さらにこの溝内部に素子分離材を充填することにより素
   子分離領域が形成され、前記溝底部の酸化膜が前記半導
   体基板の裏面に露出すべく前記半導体基板が薄膜化され
   ていることを特徴とする固体撮像素子。