JPS636853A - 多ピン型セラミツク集積回路装置 - Google Patents
多ピン型セラミツク集積回路装置Info
- Publication number
- JPS636853A JPS636853A JP15080486A JP15080486A JPS636853A JP S636853 A JPS636853 A JP S636853A JP 15080486 A JP15080486 A JP 15080486A JP 15080486 A JP15080486 A JP 15080486A JP S636853 A JPS636853 A JP S636853A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- internal
- leads
- ceramic
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000009434 installation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多ピン型セラミック集積回路装置（以下セラミ
ックＩＣ）に関し、特に内部リード側のワイヤボンディ
ング位置精度の高いセラミックＩＣに関する。
ックＩＣ）に関し、特に内部リード側のワイヤボンディ
ング位置精度の高いセラミックＩＣに関する。
第５図は従来のセラミックＩＣの一例を示す要部拡大平
面図である。
面図である。
従来、この種のセラミックＩＣは、そのワイヤボンディ
ングは第５図に示すように、素子５１上の電極パ・１ド
５２とセラミックパッケージ５３の内部リード５４間が
ボンディングワイヤ５５で結線される構造となっている
。
ングは第５図に示すように、素子５１上の電極パ・１ド
５２とセラミックパッケージ５３の内部リード５４間が
ボンディングワイヤ５５で結線される構造となっている
。
上述した従来のセラミックＩＣは、多ピンであるため内
部リードの幅が０．１５ｍａ＋〜０１４ＩＩｆｆｌと非
常に狭くなっていること、内部リードの位置精度がセラ
ミックパッケージのため電極パッドはどＬこけよくない
ことなどから内部リード１則のワイヤボンディングの位
置精度が悪く、ワイヤボンディング工程で所定の内部リ
ードから外れた位置にワイヤボンディングされるという
欠点がある。
部リードの幅が０．１５ｍａ＋〜０１４ＩＩｆｆｌと非
常に狭くなっていること、内部リードの位置精度がセラ
ミックパッケージのため電極パッドはどＬこけよくない
ことなどから内部リード１則のワイヤボンディングの位
置精度が悪く、ワイヤボンディング工程で所定の内部リ
ードから外れた位置にワイヤボンディングされるという
欠点がある。
このため多ピン型セラミックＩＣの内部リードへのワイ
ヤボンディングは、予めボンダーに基準位置での内部リ
ード座標（Ｘ、 、Ｙ、）を記憶させておき、ワイヤボ
ンディング前にパターン認識により個個の内部リード毎
に位置を自動検出し、基準位置に対するずれ量（△Ｘ、
、△Ｙ、１、へθｉ）を算出し、前記基準座標（Ｘｒ、
Ｙ、）を補正計算して行っている。
ヤボンディングは、予めボンダーに基準位置での内部リ
ード座標（Ｘ、 、Ｙ、）を記憶させておき、ワイヤボ
ンディング前にパターン認識により個個の内部リード毎
に位置を自動検出し、基準位置に対するずれ量（△Ｘ、
、△Ｙ、１、へθｉ）を算出し、前記基準座標（Ｘｒ、
Ｙ、）を補正計算して行っている。
ところが、従来のセラミックＩＣの内部リード形状は、
第５図に見られるようにすべて同じ形状で、等間隔に配
列されていることが多く、内部リードを１本分ずれて自
動検出してしまう場合があり、誤配線してしまうという
欠点がある。
第５図に見られるようにすべて同じ形状で、等間隔に配
列されていることが多く、内部リードを１本分ずれて自
動検出してしまう場合があり、誤配線してしまうという
欠点がある。
本発明の多ピン型セラミック集積回路装置は、少なくと
も１個の切欠き部を有し且っ該切欠き部の形状及び形成
位置を変えてそのパターン形状がすべて異なるように構
成した複数の内部リードを備えている。
も１個の切欠き部を有し且っ該切欠き部の形状及び形成
位置を変えてそのパターン形状がすべて異なるように構
成した複数の内部リードを備えている。
［実施例〕
次に、本発明について図面を参照して説明する。
第１図ないし第４図は本発明のそれぞれ第１なし第４の
実施例の要部拡大平面図である。
実施例の要部拡大平面図である。
第１の実施例は素子１１、電極パッド１２、セラミック
パッケージ１３、内部リード１４．ないし１４ｈ、ボン
ディングワイヤ１５及び切欠き１６を有してなる。セラ
ミックパッケージ１３上の多数の内部リード１４１ない
し１４ｈにはそれぞれ正方形の切欠き１６が１個ずつ設
けられており、しかも切欠き１６は各各の内部リード１
４ 、ないし１４ｈごとにその設置位置が変えてあり、
内部リード１４８ないし１４ ｂのパターン形状がすべ
て異なるようになっている。
パッケージ１３、内部リード１４．ないし１４ｈ、ボン
ディングワイヤ１５及び切欠き１６を有してなる。セラ
ミックパッケージ１３上の多数の内部リード１４１ない
し１４ｈにはそれぞれ正方形の切欠き１６が１個ずつ設
けられており、しかも切欠き１６は各各の内部リード１
４ 、ないし１４ｈごとにその設置位置が変えてあり、
内部リード１４８ないし１４ ｂのパターン形状がすべ
て異なるようになっている。
このような構成の第１の実施例においては、そのワイヤ
ボンディングは、内部リード１４．ないし１４ｈが１本
ごとにパターン形状が異なるので、ボンダーによる位置
検出時の誤検出が無く、従って素子ｌｌ上の電極パッド
１２と内部リード１４３ないし１４ｂ間はボンディング
ワイヤ１５により、正確にワイヤボンディングが施され
る。
ボンディングは、内部リード１４．ないし１４ｈが１本
ごとにパターン形状が異なるので、ボンダーによる位置
検出時の誤検出が無く、従って素子ｌｌ上の電極パッド
１２と内部リード１４３ないし１４ｂ間はボンディング
ワイヤ１５により、正確にワイヤボンディングが施され
る。
第２の実施例は、多数の内部リード２４１ないし２４ｈ
にそれぞれ２個ずつの正方形の切欠き２６を設け、しか
も２個ずつの切欠き２６は各各の内部リード２４．ない
し２４．ごとにその設置位置を変えてパターン形状がす
べて異なるようになっている、この場合らボンダーによ
る誤検出が無く、従って素子２１上の電極パッド２２と
セラミックパ・ンケージ２３上の内部リード２４３ない
し２４、間は、ボンディングワイヤ２５により、正確に
ワイヤボンディングが施される。
にそれぞれ２個ずつの正方形の切欠き２６を設け、しか
も２個ずつの切欠き２６は各各の内部リード２４．ない
し２４．ごとにその設置位置を変えてパターン形状がす
べて異なるようになっている、この場合らボンダーによ
る誤検出が無く、従って素子２１上の電極パッド２２と
セラミックパ・ンケージ２３上の内部リード２４３ない
し２４、間は、ボンディングワイヤ２５により、正確に
ワイヤボンディングが施される。
第３の実施例は、多数の内部リード３４３ないし３４ｈ
にそれぞれ設置位置を変えて三角形の切欠き３６を設け
たもので、この場合もボンダーによる誤検出が無く、従
って素子３１上の電極パッド３２とセラミックパッケー
ジ３３上の内部り−ド３４．ないし３４７間は、ボンデ
ィングワイヤ３５により、正確にワイヤボンディングが
施される。
にそれぞれ設置位置を変えて三角形の切欠き３６を設け
たもので、この場合もボンダーによる誤検出が無く、従
って素子３１上の電極パッド３２とセラミックパッケー
ジ３３上の内部り−ド３４．ないし３４７間は、ボンデ
ィングワイヤ３５により、正確にワイヤボンディングが
施される。
第４の実施例は、正方形の切欠き４６と三角形の切欠き
４７の組合せ及び三角形の切欠き４７と半円形の切欠き
４８の組合せで、多数の内部り−ド４４．ないし４４．
のパターン形状をすべて異なるようにしたもので、この
場合らボンダーによる誤検出が無く、従って素子４１上
の電極パッド４２とセラミックパッケージ４３上の内部
リード４４、ないし４４５間は、ボンディングワイヤ４
５により、正確にワイヤボンディングが施される。
４７の組合せ及び三角形の切欠き４７と半円形の切欠き
４８の組合せで、多数の内部り−ド４４．ないし４４．
のパターン形状をすべて異なるようにしたもので、この
場合らボンダーによる誤検出が無く、従って素子４１上
の電極パッド４２とセラミックパッケージ４３上の内部
リード４４、ないし４４５間は、ボンディングワイヤ４
５により、正確にワイヤボンディングが施される。
以上説明したように本発明は、内部リードのパターン形
状をすべて異なる形状にすることにより、池リードと誤
検出されないようにし、内部リード側のボンディング位
置精度を高めることができる効果がある。
状をすべて異なる形状にすることにより、池リードと誤
検出されないようにし、内部リード側のボンディング位
置精度を高めることができる効果がある。
第１図ないし第４図は本発明のそれぞれ第１ないし第４
の実施例の要部拡大平面図、第５図は従来のセラミック
Ｉ Ｃの一例を示す要部拡大平面図である。 １１．２１，３１，４１．５１・・・素子、１２゜２２
．３２，４２．５２・・・電極パッド、１３゜２３．３
３，４３．５３・・・セラミックパッケージ、１４−．
１４ｂ 、１４ｃ、１４ｄ、１４− 。 １４ｒ 、 １４． 、 １４ｈ 、 ２４
ａ 、 ２４ｂ 、 ２４ｃ 、 ２４ａ
、 ２４ｅ 、 ２４ｒ 、 ２４、 ２
４ｈ 。 ３４− 、 ３４ｂ 、 ３４ ｏ 、 ３４
＝１ 、 ３４− 、 ３４ｒ 、 ３４ｇ
、 ３４ｈ 、 ４４− 、 ４４ｂ 、
４４ｃ 。 ４４ｄ 、 ４４Ｑ 、 ４４ｒ 、 ４４ｇ
、 ４４ｈ 、 ５４・・内部リード、１５
．２５，３５，４５．５５・・・ボン・ディングワイヤ
、１６，２６，３６．４６゜４７．４８・・・切欠き。 矛１図 １４ｒ、 ７４４．１４ｃ、 Ｉ４ｔ、 ／４ ｅ、
１４ｆ、 ｆ４）、 １４ｔ ： ｒｆ）部リード第２
図 ２４ｅＬ、２４ｆ ２４ｃ、２４＝ｔ、２４ｅ、２４；
、２４１．２４ん： 内部ソー１−’第３図 第４図 ４３ 七ｎりで き ４４ＬＬ、 ４４ シ３４’、（、４４４，４４ｅ、
４９４４１．４４＜ ： ”）９１”ノート。 第５図
の実施例の要部拡大平面図、第５図は従来のセラミック
Ｉ Ｃの一例を示す要部拡大平面図である。 １１．２１，３１，４１．５１・・・素子、１２゜２２
．３２，４２．５２・・・電極パッド、１３゜２３．３
３，４３．５３・・・セラミックパッケージ、１４−．
１４ｂ 、１４ｃ、１４ｄ、１４− 。 １４ｒ 、 １４． 、 １４ｈ 、 ２４
ａ 、 ２４ｂ 、 ２４ｃ 、 ２４ａ
、 ２４ｅ 、 ２４ｒ 、 ２４、 ２
４ｈ 。 ３４− 、 ３４ｂ 、 ３４ ｏ 、 ３４
＝１ 、 ３４− 、 ３４ｒ 、 ３４ｇ
、 ３４ｈ 、 ４４− 、 ４４ｂ 、
４４ｃ 。 ４４ｄ 、 ４４Ｑ 、 ４４ｒ 、 ４４ｇ
、 ４４ｈ 、 ５４・・内部リード、１５
．２５，３５，４５．５５・・・ボン・ディングワイヤ
、１６，２６，３６．４６゜４７．４８・・・切欠き。 矛１図 １４ｒ、 ７４４．１４ｃ、 Ｉ４ｔ、 ／４ ｅ、
１４ｆ、 ｆ４）、 １４ｔ ： ｒｆ）部リード第２
図 ２４ｅＬ、２４ｆ ２４ｃ、２４＝ｔ、２４ｅ、２４；
、２４１．２４ん： 内部ソー１−’第３図 第４図 ４３ 七ｎりで き ４４ＬＬ、 ４４ シ３４’、（、４４４，４４ｅ、
４９４４１．４４＜ ： ”）９１”ノート。 第５図
Claims (1)
- 少なくとも１個の切欠き部を有し且つ該切欠き部の形状
及び形成位置を変えてそのパターン形状がすべて異なる
ように構成した複数の内部リードを備えることを特徴と
する多ピン型セラミック集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080486A JPS636853A (ja) | 1986-06-26 | 1986-06-26 | 多ピン型セラミツク集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15080486A JPS636853A (ja) | 1986-06-26 | 1986-06-26 | 多ピン型セラミツク集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636853A true JPS636853A (ja) | 1988-01-12 |
Family
ID=15504789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15080486A Pending JPS636853A (ja) | 1986-06-26 | 1986-06-26 | 多ピン型セラミツク集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8915620B2 (en) | 2009-01-30 | 2014-12-23 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Illumination system for use in a stereolithography apparatus |
-
1986
- 1986-06-26 JP JP15080486A patent/JPS636853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8915620B2 (en) | 2009-01-30 | 2014-12-23 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Illumination system for use in a stereolithography apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS636853A (ja) | 多ピン型セラミツク集積回路装置 | |
| US4208783A (en) | Method for determining the offset between conductor paths and contact holes in a conductor plate | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JP2002246336A (ja) | 電子装置およびそのダイシング方法 | |
| JPH02125490A (ja) | 印刷配線板 | |
| EP0402592B1 (en) | Master slice semiconductor device and method of forming it | |
| JPS63128636A (ja) | 半導体集積回路装置 | |
| JPH03110859A (ja) | 混成集積回路装置用配線基板 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JPH0691124B2 (ja) | Ｉｃパッケージ | |
| JPH02116145A (ja) | 半導体装置の製造方法 | |
| JPH0661297A (ja) | 半導体装置 | |
| EP0480271A1 (en) | Semiconductor device having structures for accurate bonding | |
| JP2001044146A (ja) | 半導体ウェハのダイシング位置認識方法 | |
| JPH0219976B2 (ja) | ||
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPH022164A (ja) | 集積回路 | |
| JPH0574666A (ja) | 半導体装置 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPS6175543A (ja) | 集積回路の形成方法 | |
| JPH05190554A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2002093987A (ja) | 認識パターン付リードフレーム | |
| JPH07193131A (ja) | 半導体集積回路装置 | |
| JPH07183444A (ja) | 表面実装部品 |