JPS6367856A - 可変デ−タ圧縮報知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は報知システムに関し、特に柔軟なシステム制御
を備えた前記報知システムに関する。

技術の背景 過去においては録音された報知メツセージ（アナウンス
）はアナログ線又は中継線を介してスイッチと接続され
た記憶された音声メツセージを含む単体の設備によって
供給されていた。メツセージは磁気媒体（例えばテープ
又は磁気ドラム）上にアナログ形式で記憶され、又は、
より最近では、スイッチからのアナログメツセージ信号
はデジタル符号化されて報知設備に記憶されてきた。い
ずれの場合も、報知設備の制御は、アナログ線乃至中継
線を介して実行可能な信号化の煩雑さによって制約され
てきた。

最も限定された場合、報知設備はスイッチへの従来型の
電話のような様相を呈する。すなわち、スイッチが利用
者を報知メツセージと接続するようにされると、スイッ
チは報知設備を「呼出す」、報知設備はスイッチからの
入り呼出しに応答して、呼出しに答え、報知を行なう、
スイッチを中継線に取付けると、スイッチは、中継線信
号化技術、例えば点滅又は明滅によって設備が報知を開
始すべき時機を設備に告知してメツセージを開始する旨
の信号を送ることが可能である。

最も複雑な場合も、報知設備は従来の電話の様相を呈す
るが、設備が呼出しに答えると、スイッチからの多周波
（ＭＰ）信号を受信して、報知を制御する。しかし、は
とんどの場合、それぞれ別個の報知メツセージは別個の
報知装置と、スイッチへの別個の線又は中継線を必要と
する。より進歩した報知設備が設計されて、１つ以上の
報知メツセージを記憶できるようになっているが、依然
として各報知メツセージには１つの記憶領域が結びつい
ている。例えば４つの報知メツセージを備えた設備には
記録媒体上に４つの別個の記録領域が必要である。従っ
て、報知メツセージ再生のシナリオは、単一の定まった
報知メツセージを呼出しと接続するためにスイッチが備
えている能力によって複雑さが制約される。

既存のシステムの別の問題点は、多重メツセージが可能
である場合でも、各々のメツセージは規定された方法で
録音されなければならないことである。システムによっ
ては、定まった数のメツセージしか可能ではなく、それ
ぞれのメツセージは一定のメモリー記憶容量しか利用で
きない。別のシステムではメツセージ数を変えることが
できるが、メモリー記憶の構造が固定的であるため、変
更されるメツセージの長さは、置換えるメツセージの長
さ以上であることはできない。こ九らのシステムにおい
ては、１つのメツセージにおける変更は別のメツセージ
の変更も要するのが通例である。更に、メツセージは定
まった形式で記憶されなければならないので、メツセー
ジを圧縮する機会はなく、それゆえ、別のメツセージ用
に、より大きなメモリー容量を要する。更に、現在入手
可能なシステムを使用すると、同一の報知メツセージを
異なる局で同時に再生することは、特に上記局の開始時
が異なっている場合は不可能である。

完１Ｂ欠Ｍ栽。

上記の問題点及びその他の問題点は、制御チャネルを介
して通信システムと統合され、１実施例においてはシス
テムのポートスロット内に存在することによって通信シ
ステムの内部バスと直接アクセスが可能である報知回路
により解決された。

１つの時分割環境では、これらのバスは時分割多重化母
線（ＴＤＭ）及び制御チャネルバスである。このような
環境においては、報知回路は４つの基本部品を有してい
る。すなわち（１）ネットワーク・インターフェース；
報知回路をＴ　Ｄ　Ｍ及び制御チャネルバスへと適合さ
せる回路；　（２）報知制御処理装置；報知メツセージ
の録音及び再生用にシステムメツセージの交換を制御し
解読するプロセッサ複合体、（３）符号器／復号器；　
１６の独立した変換資源を提供する回路；及び（４）報
知メモリー；デジタル化された音声サンプルを記憶する
ために用いられる回路である。

メツセージを録音するため、中央システムの呼出し処理
装置は制御チャネルを利用して入り会話がＯＮ状態にな
るタイムスロットに関してＡＮＮと呼ばれる報知回路に
命令を発する。中央処理装置と報知回路の間の制御情報
の上記の運動のための１つの構成は、我々が同時出願中
の係属出願、Ｋ、Ｊ、ｏｙｅによるケース４−３−４、
連続番号９０１，０１１号（１９８６年８月２７日出項
、出願人は共通）の主題である。

ネットワークインターフェース回路を介して、ＡＮＮは
Ｔ　Ｄ　Ｍ母線から６４　ｋ　ｂ　／　ｓデジタルパル
スコード変’ＫＡ　（Ｐ　ＣＭ　）サンプルをピックア
ップする。ＡＮＮは符号器／復号器を介して上記サンプ
ルを送り、この符号器／復号器は呼出し処理装置の制御
のもとで音声サンプルを取出し、それを直接報知メモリ
ーへと送るか又は例えば３２，２４．１６又は８　ｋ　
ｂ　／　ｓサンプルに圧縮する。符号器／復号器から出
たサンプルは次に報知メモリー内に記憶される。サンプ
ルの圧縮は、記憶の際にメモリー・ビットがより小さく
て済むということだけを意味するに過ぎない。

報知メツセージを再生するには、システムの呼出し処理
装置はＡＮＮに対して、どの報知メツセージ及びどのタ
イムスロット（単数又は複数）で報知メツセージを再生
状態にすべきかを告げる。ＡＮＮはその音声メモリーか
ら記憶されたサンプルを受け、それを符号器／復号器に
通し、前記符号器／復号器はサンプルを元のＰＣＭサン
プルの大きさに再び伸張し、次にネットワークインタフ
ェース回路を介してＰ　ＣＭサンプルを適宜のＴＤＭバ
スのタイムスロットに配置する。

このシステムの１つの利点は利用者が報知ごとに圧縮率
を選択自在であることである。

音声の圧縮率が高まると、音声の質も低下するので、上
記の利点により利用者は音声の性能と報知メツセージの
記憶スペースとを有効に調整することができる。例えば
、利用者が、入ってくる顧客向けに再生されるべき報知
メツセージの音質を最高のものにしようと思えば、この
報知メツセージは音声の圧縮を最小限にして記憶されれ
ばよい。しかし、報知内容に慣れた内部の人員向けに報
知メツセージを再生しようとする場合、利用者はこの報
知メツセージを最大の圧縮率で記憶せしめ、報知メツセ
ージ記憶用のスペースを節減することも可能である。

別の利点はネットワークインタフェースと音声符号器／
復号器とを報知メモリーと分離することによって、より
柔軟な報知回路が可能となることである。例えば、符号
器／復号器チャネルのそれぞれが別個に制御されるので
、任意の記憶された報知メツセージを任意のチャネルに
より再生可能である。従って。

多くの異なるメツセージを同時に再生可能であり、又は
、別個に制御されるそれぞれのチャネルの開始時間に応
じて、同一のメツセージを多くのチャネルを介して再生
することが可能である。このことにより本システムは、
複数の利用者を同じタイムスロットに集めることによっ
て、又は、それぞれの利用者に別個の符号器／復号器チ
ャネル及びＴＤＭバスのタイムスロットを割当てること
によって、同じメツセージを多くの利用者向けに再生す
ることが自在となる。

Ａ　Ｎ　Ｎ回路は報知メモリー割当て機構を利用でき、
それによって全体の報知記憶時間が定められたメモリー
の大きさを超えない限り、それぞれが任意の長さの、任
意の数の報知メツセージを録音することができる。更に
、利用者が報知メツセージを録音し直すことを選んだ場
合、新たな報知メツセージの長さは、置換えられる報知
メツセージの長さによって制約されない。新たな報知メ
ツセージは報知メモリー内に残っているだけのスペース
を占めることが可能である。利用者の立場からみると、
それぞれの報知メツセージは録音及び録音し直しが可能
に独立したものであり、既存の記憶された報知メツセー
ジと抵触することは余り気にとめる必要がない。このよ
うな構成により、メツセージは再録音が可能であり、又
、付加のメツセージスペースが必要ならば更に圧縮する
ことが可能である。

叉里亘失直班　　　・ 次に本発明の実施例を添付図面を参照しつつ詳細に説明
する。

第３図は本発明の１実施例の構成図である。

図において、報知回路（ＡＮＮ）４０はＴ　Ｄ　？、１
バス１とクロックバス３とに接続されている。

第３図に示す通信システム母線構造は米国特許第４，５
３５，４４８号（特許臼、１９８５年８月１３日）に説
明する通信システム母線構造と同一である。Ａ　Ｎ　Ｎ
　４０は好適に差込型配線盤上に取付は可能且つ印刷配
線盤（図示せず）上の特定のスロットに挿入可能であり
、多数の、例えば１６個の別個の報知資源を含んでいる
。

それぞれの資源は所与の圧縮率でＴＤＭバスからＰＣＭ
サンプルをピックアップ可能であり（すなわち報知メツ
セージの録音）、又は資源回路のメモリー配列から記憶
された音声サンプルを検索し且つそれを６４ｋｂ／ｓの
ＰＣＭサンプルへと伸長可能である。本実施例において
は、ＡＮＮ４０は一時に１つの報知を録音可能であり、
しかし再生は同時に１６個の報知メツセージを再生可能
である。

けれども、異なるチャネルで任意の数の報知を同時に録
音することも可能であろう。

第２図は音声サンプルがＴ　Ｄ　Ｍバス１がら検索され
た時点（録音）から、ＴＤＭバス１に戻される時点（再
生）までを図示したものである。

シナリオ １、　１６ｋｂ／ｓ録音／再生セツシヨン２、　録音チ
ャネルはＣＨＸ ３、　再生チャネルはＣＨＹ 録音　　′ ハードウェア準備 １、　録音制御１１２内のネットワーク録音インターフ
ェースを報知メツセージの録音用に起動する。

２゜　システムをＣＨＸ上の１６　ｋ　ｂ　／　ｓ録音
セツション用に構成する。

第２図の左上から始まって、ＴＤＭ０Ｍパスらの８−ビ
ット（Ｄ−Ｄｖ）　ＰＣＭサンプルが録音制御１１２に
よりピックアップされ、前記制御１１２はこのサンプル
を符号器１０１への直列の入力の流れ内のチャネルＣＨ
Ｘへと多重送信する。これは拡大部Ａに図示しである。

符号器１０１は８−ビットサンプルを２−ビットサンプ
ルに圧縮し、サンプル（Ｄ、−Ｄｌ）を出力し且つＣＨ
Ｘタイムスロット内の直列出力線上の残りの６ビツトを
放棄する。

これは拡大部Ｂに図示しである。

音声メモリーを有効に利用するため、次に２−ビットサ
ンプルはＱ’ＩＦインターフェース１０９によって２ビ
ツトの４つの他のサンプルと共に連結され、それぞれ８
ビツト語にされる。バッファメモリーＲＳＭＡ９０３は
。

それぞれがビットＤ。及びり、を有するサンプル１．２
．３及び４を有するバイト１と共に示されている。次に
バイトは記憶されるようメモリー１０６に移される。こ
九によって４＝１の圧縮率である１　６　ｋ　ｂ　／　
ｓにて記憶がなされる。前記の連結がなされなければ、
圧縮されたメツセージサンプルによるメモリースペース
の縮減はあり得ない。

圧縮されたメツセージを再生するため、それぞれが４つ
の圧縮されたＰＣＭサンプルを含む８−ビット語バイト
はメモリー１０６がら読出され再生用インタフェース１
０８へと伝送される。バイト配列ボックス７０５は各バ
イトの２−ビットに圧縮された音声サンプル（Ｄ、及び
Ｄｌ）のそれぞれをＰＳＭＡバッファと称するバッファ
の４つの連結する記憶位置へと分前する。それぞれの２
−ビットサンプルは伝送目的用に６つの「無関係」ビッ
トを加えている。何故なら復号器１０１は１６のタイム
スロットのそれぞれにおいて８−ビット語を期待してい
るからである。復号器は拡大部Ｃに示されるように、２
−ビットサンプルを８−ビットサンプル（６つの「予備
」ビットで）へと伸長することを認識する設計になって
いる。従って、　ＰＳＭＡ７０４がＣＨＹタイムスロッ
トに８−ビットサンプルを通過させる間、復号器１０１
はＣＨＹタイムスロット内の最初の２ビツトだけを注目
して、拡大部りに示すように再構成されたデータサンプ
ルであるＰＣＭ５−ビット語を作成する。

再生制御１１１は復号器１０１の直列出力をピックアッ
プして、それをＴ　Ｄ　Ｍバス１上の適宜のタイムスロ
ットへと転送する。

トランスコーダ１０１はメモリー１０６からの直列入力
線上に全フレーム周期（すなわち１２５＄μ＄　５ｅｅ
ｓ）の１６の音声チャネルを予期している。これは第４
図に示す。各チャネル（ＣＨＯ−ＣＨＩ５）は選択され
た圧縮率に応じて、２．４又は８ビツトのデジタル情報
を含む。

第５図は、２ＭＨｚのクロック信号によって１６の任意
の単位に区分された１チヤネル（チャネルＣＨＯ）を示
す。６４　ｋ　ｂ　／　ｓの場合は８ビツトのメツセー
ジサンプルを供給するため８つの時間単位が用いられる
。前述の通り、これによって圧縮はなされない。３２ｋ
　ｂ　／　ｓの場合は４ビツトがバッファへと、又はバ
ッファから転送され、１６　ｋ　ｂ　／　ｓの場合は２
ビツトが転送される。

第１図は報知回路のより詳細なも♂成図を示す。

次に各ブロックについて簡単に説明する。

トランスコーダ１０１はＰＣＭ／ＡＤＰＣＭサンプルを
受け、適合微分パルスコード変調（ＡＤＰＣＭ）を用い
てサンプルを圧縮（又は伸長）し、直列の入力／出力線
上へと多重化される１６の独立したチャネルを提供する
。

トランスコーダ１０１はそれぞれ以下の圧縮（又は伸長
）率を支援する。６４ｋｂ／ｓ（圧縮なし、通過モード
）、３２ｋｂ／ｓ　　（２：１の圧縮モード）　、１６
ｋｂ／ｓ　　（４：　１の圧縮モード）入力ＰＣＭコー
ド語は、利用者の指定に応じて、Ａ又はＭＵ−ＬＡＷ形
式のものが可能である。トランスコーダ１０１は別途指
示がない限りＭＵ−ＬＡＷには省かれる。

回路プロセッサ１０３は圧縮率及び録音／再生モードの
ような必要なチャネルごとの制御を行なう。この回路に
はデュアル・ポートＲＡＭ　（ＤＰＲ）が含まれている
。この配列は１つの入力上で回路プロセッサ１０３によ
って非同期にアクセスされ、且つトランスコーダ１０１
及び録音制御１１２によって同期的に読出される。

回路プロセッサ１０３は、さらにインテル８０３１．１
６にのプログラムＲＯＭ及び８にのＲＡＭのようなマイ
クロプロセッサを含んでいる。プロセッサは制御チャネ
ルメツセージインターフェースが処理動作を呼出し、保
守テストを実行し且つメツセージプロセッサ１０４の動
作を監視することによってボード動作を管理する。

この特定の実施例では、メツセージを記憶するメモリー
１０６は１メガバイトのダイナミックＲＡＭを含んでい
る。了解されるように、メモリー配列は行／列アドレッ
シング用の１８の線とパンク選択用の２本の線を必要と
する。メモリー配列のアクセスとリフレッシュはメモリ
ー制御１０５によって達成される。インテル８０３１プ
ロセツサはメモリーへの、又、メミリーからのメツセー
ジの録音と再生を制御するためメモリープロセッサ１０
４内で使用される。報知メツセージのみが、動的な報知
用メモリー１０６内に記憶され、制御目的に用いられる
全ての制御コード構造及びポインタ（例えば連結リスト
）は回路プロセッサ１０３、メツセージプロセッサ１０
４又はメモリー制御内の静的記憶装置に記憶される。

メモリー１０６の大きさにより記憶可能であるメツセー
ジデータの総量（ひいては報知メツセージの長さ）が規
定される。このスペースは、長さを変えられる任意の数
の異なる報知メツセージの間で柔軟に分割可能である。

既に述べた通り、各メツセージ用の記憶スペースは、種
々の記録されたメツセージ用に選択された圧縮率の関数
である。図示した実施例の場合、最大のメツセージ時間
は２分８秒（全メツセージが６４ｋｂ／ｓにて記憶され
る）、４分１６秒（全メツセージが３２　ｋ　ｂ　／　
ｓにて記憶される）、及び８分３２秒（全メツセージが
１６ｋｂ／Ｓにて記憶される）である。

勿論、より大型のメモリーを使用して記憶時間を延ばす
ことも可能であろう。

前述の通り、この報知システムによってメツセージの長
さを柔軟にすることが可能であり、報知メツセージは、
任意の単一メツセージが、入手可能な最大のメモリース
ペースの範囲内の任意の長さのものであり得るように記
憶される６個々の報知メツセージは、置換えメツセージ
がメモリー１０６内の未使用スペースに適合可能でなけ
ればならないこと以外は置換えメツセージの長さに何の
制約もなく録音し直し又は置換えが可能である。

第６図はメモリーから７．８＄μ＄秒ごとに１つの音声
サンプルを検索する実時間の制約を解消するメモリー制
御１０５の構造を示している。メモリー１０６と相互作
用する際のメツセージプロセッサ１０４の処理時間の負
担を軽減するため、メツセージの録音又は再生は第７図
に示す通りメモリーと再生インタフェース１０８との間
のブロック転送を介して行なわれる。

ブロック転送モードにおけるメツセージプロセッサ１０
４の主なタスクはそれぞれの録音又は再生セツション用
のメモリー制御１０５に、メモリーへと又はメモリーか
ら転送されるべきブロックの開始アドレスを供給するこ
とである。各ブロック転送の間、１６の音声サンプルが
検索されなければならない。しかし、音声サンプルの圧
縮が可能であるので、単一のブロック転送中に伝送され
るバイトの数は圧縮率に応じて変化する。例えば、８−
ビットのメツセージサンプルが４−ビットサンプルに圧
縮される場合は、１６の４−ビットサンプルを作成する
のに８バイトだけしか変換する必要がない。　これはメ
モリー制御１０５を介してメモリープロセッサ１０４に
より制御される。

メモリー１０６は８ビツト／バイト語の配列であるので
、録音されたメツセージサンプルは圧縮率とはかかわり
なくメモリー内に一度に１語（バイト）が記憶される。

しかし前述の通り、それぞれのバイトは圧縮率に応じて
１つ、２つ又は４つのデータサンプルを有することがで
きる。従って、データをメモリーから読出すとき、８−
ビット出力語を　２゜４又は８ビツト／音声サンプルの
元のサイズへと変換する必要がある。この変換は再生イ
ンターフェース１０８によって行なわれ、その際バイト
配列ボックス７０５が第１０図に示す様式でこのタスク
を実行する。このように、各ブロック伝送について示す
通り、バイト配列ボックス７０５から出るバイトの数は
。

入力バイトの数が変化したとしても常に１６である。

システムはフレームごとに１６チヤネルを期待し、且つ
メツセージプロセッサはそれぞれ特定のチャネルにつき
フレームごとに１６のバイトを供給するので、バイト配
列ボックスの出力の音声サンプルを集め、それらをマル
チプレクサ（ＭＦ）７０１　（第７図）を介してトラン
スコーダ１０１の入力に多重化するため緩衝機構が用い
られる。このタスクはバッファメモリーＰＳＭＡ７０４
によって実行される。このメモリー配列は５１２Ｘ８デ
ユアルポ一トＲＡＭより成っている。ＰＳＭＡは２つの
ブロックに区分され、各ブロックは１６バイトのバッフ
ァ１６個を含む２５６バイトの深さである。

ＰＳＭＡインタインターフェースつのブロックに書き込
まれれると別のブロックが同時に読出されるように設訂
されている。それが可能であるのは、１ブロツクに書込
むのに必要な時間が別のブロックを読出すための時間と
等しい（すなわち、１６フレ一ム＝２ミリ秒：２５６バ
イト）からである。ブロックの処理（すなわち書込み又
は読出し）が完了すると、ブロックの位置は変換さ」］
、る。以前に書込まれたブロックは今度は読出され、以
前に読出されたブロックにはバイト配列ボックスによっ
て、今度は新たな音声サンプルが書き込まれる。ＰＳＭ
Ａの動作は、出願人が本明細書と同一であり、我々の係
属中の同時出願特許明細書、Ｋ、　Ｊ、　Ｏｙｅ　３−
２−３連続番号９０１，００４号（１９８６年８月２７
日出願）により詳細に示されている。第８図はＰＳＭＡ
バッファブロックへの別のデータ配置を示している。

メツセージ録音のため、録音インタフェース　１０９（
第９図）は再生インタフェース１０Ｂと反対の方向で動
作し、且つトランスコーダ１０１の直列出力からのＡＤ
ＰＣＭサンプルの多重送信を解除しくｄｅｍｕｌｔｉｐ
ｌｅｘ）、且つ多重送信を解除された信号をメモリー１
０６に転送する。録音インタフェース１０９はチャネル
出力のＡＤＰＣＭの出サンプルをデュアルポート・２ブ
ロツク・バッファＲ３Ｍ　Ａ９０３へと向ける。メモリ
ー１０６は８−ビット幅のメモリー配列であるので、Ｒ
３ＭＡ９０３はサンプルを集め、全ての圧縮率用の完全
な８−ビット語を形成するバッファとして機能する。

報知回路４０（第１図）は、一度に１つの録音セツショ
ンしか許容せず、従って録音チャネルはメツセージプロ
セッサ１０４によって２ミリ秒ごとに（すなわち１６フ
レームごとに）処理される。この２ミリ秒の間にＲ３Ｍ
Ａ９０３内に記憶されたデータバイトの数は前述のとお
り、圧縮率の関数として変化する。

メツセージプロセッサの観点から見ると、録音用のブロ
ック転送プロトコルは再生の場合と同一であり、唯一の
相違はプロセッサがこの時点でメモリーから読出すので
はなく、メモリーに書込むだけである。

第１図に戻ると、ＴＤＭバスインタフェース１１３は４
つのネットワーク処理素子（ＮＰＥ）より成り、これが
１６のチャネル用のＴＤＭ母線への１６のアクセスポイ
ントを提供する。ＮＰＥは１９８３年６月２１日付の米
国特許第４，３８９，７２０号に間隙されている方法で
構成可能である。回路プロセッサ１０３は上記の特許に
示すマイクロプロセッサ制御装置と同様の方法で構成可
能である。

再生制御１１１はトランスコーダ１０１からの１６のチ
ャネルを１６の直列ＮＰＥチャネルへと多重化する。次
に、ＮＰＥはその直列入力のそれぞれを８−ビットの並
列出力へと変換する。

本システムは必要に応じて、既に記憶されたデータの圧
縮率を変更することによってより多くのデータを保持す
るように拡張可能である。その際１本システムはメモリ
ーからの報知データを除去して、１チヤネルを介してシ
ステムパスへと伝送する。同時に、本システムは除去さ
れた報知データをより高い圧縮率にて別のチャネルを介
して記録する。

次に、報知メツセージの最初の内容は放棄され、元の記
憶スペースは未使用状態となるにのようにして１本シス
テムは必要に応じてメモリー容量が不足した場１合に限
りデータを圧縮することにより記憶スペースの需要に応
えることができる。

結　　　論 本発明はこれまで報知システムと連結して説明してきた
が、専門家によって任意の数のデータ記憶システム用に
利用可能であろう。

例えば、記憶されたメツセージは後に単一の利用者に、
又は限定された利用者に供給可能であろう。このように
利用することによって本システムはメツセージの記憶及
び前送りサービスを提供できよう。本システムは更に利
用者が単−又は複数のメツセージを記憶せしめて回答装
置としても利用可能であろう。

特に、データ圧縮又はデータ変換が可能である場合、記
憶スペースを節減するため、別の種類の構成も可能であ
る。このようなシステムは例えば、画像、恐らくはビデ
オカタログのページ等が圧縮された形式で記憶され且、
　　つ利用者が任意の数のチャネルを介して活用できる
ビデオ記憶システムであることも可能であろう。

更に明記すべきは、データはアナログ又はデジタルのい
ずれの形式でも本システムに入力可能であり、前置プロ
セッサ（ＮＰＥに内蔵又は別の形式）によって、圧縮及
び（又は）記憶に適した形式に変換可能であることであ
る。本実施例は単一のメツセージ入力線について説明し
てきたが、本システムは同時に任意の数の線を介してメ
ツセージを受けるように動作可能である。

【図面の簡単な説明】

第１図は、本報知回路の詳細図、 第２図は、報知回路の動作構成図。 第３図は、本発明を活用可能なシステムの構成図。 第４図及び第５図は、タイミング図。 第６図及び第７図は、報知回路の各種回路の詳細図、 第８図は、メモリーの構成図。 第９図は、報知回路の録音回路の詳細図、第１０図は、
報知メモリー用のデータ機構をそれぞｈ示す図である。 ［主要部分の符号の説明］ １・・・・・・・・・・・時分割多重送信（ＴＤＭ）母
線３・・・・・・・・・・・・・・・・・・・・・・・
・・クロック母線４０・・・・・・・・・・・・・・・
・・・・・報知回路（ＡＮＮ）１０１・・・・・・・・
・・・・・・・・・・・・・・・・・符号器１０３・・
・・・・・・・・・・・・・・・・・・・回路プロセッ
サ１０４・・・・・・・・・・・・・・・メツセージプ
ロセッサ１０５・・・・・・・・・・・・・・・・・・
・・・・・メモリー制御１０６・・１・・・・・・・・
・・・・・・・・・・・・・・・　メモリー１０８・・
・・・・・・・・・・・・・・・再生インタフェース１
０９・・・・・・・・・・・・・・・・・録音インタフ
ェース　−１１１・・・・・・・・・・・・・・・・・
・・・・・・・再生制御１１２・・・・・・・・・・・
・・・・・・・・・・・・・録音制御７０１・・・・・
・・・・・・・・・・・・・・・・マルチプレクサ７０
５・・・・・・・・・・・・・・・・・・・・・・・配
列ボックス９０３、９０４・・・・・・バッファメモリ
ーＰＳＭＡＦＩＧ、　３

Claims (1)

1. 【特許請求の範囲】 １、通信システムと共に使用する報知システムにおいて
   、 メモリーと、 前記メモリー内の特定の記憶領域に別個の報知メッセー
   ジを記憶し、前記特定の記憶領域はそれぞれ前記特定の
   記憶領域内に記憶されたそれぞれの報知メッセージのデ
   ータの大きさに動的に割当てられた記憶容量を有する手
   段と、 前記記憶された報知メッセージのそれぞれのデータ圧縮
   率を別個に制御する手段とを含むことを特徴とする報知
   システム。 ２、前記記憶手段は前記メモリー内の特定の記憶領域に
   おける最初に記憶された報知メッセージと置換え報知メ
   ッセージとを、最初に記憶された報知メッセージと置換
   え報知メッセージとの相対的長さ及びデータ圧縮率とに
   かかわりなく置換える手段を含むことを特徴とする特許
   請求の範囲第１項記載の告知システム。 ３、記憶された報知メッセージを除去し且つ除去された
   報知メッセージを複数個の通信チャネルへと伝送する手
   段を更に備え、前記手段は、圧縮された報知メッセージ
   を元の記憶前のデータ状態へと伸長する手段と、報知メ
   ッセージを除去し且つ除去された同じ報知メッセージを
   複数個の前記通信チャネルへと同時に伝送する手段とを
   含むことを特徴とする特許請求の範囲第１項記載の報知
   システム。 ４、記憶された報知メッセージを除去し且つ除去された
   報知メッセージを複数個の通信チャネルへと伝送する手
   段を更に備え、前記装置は、圧縮された報知メッセージ
   を元の記憶前のデータ状態へと伸長する手段と、報知メ
   ッセージを除去し且つ除去された同じ報知メッセージを
   複数個の前記通信チャネルへと独自に伝送して、同じ報
   知メッセージがそれぞれの前記チャネルにて別の時点で
   開始可能であるようにする手段とを含むことを特徴とす
   る特許請求の範囲第１項記載の報知システム。 ５、前記メモリーから任意の記憶された報知メッセージ
   を除去する手段と、 任意の前記除去された報知メッセージのデータ圧縮率を
   修正する手段と、 前記メモリー内に前記データ圧縮率修正された報知メッ
   セージを復元する手段とを更に含むことを特徴とする特
   許請求の範囲第１項記載の報知システム。 ６、前記通信システムはシステムの中央処理装置からの
   制御メッセージを配分するための内部制御バスを含み且
   つ前記報知システムは前記制御バスと直接接続する手段
   を含むことを特徴とする特許請求の範囲第１項記載の報
   知システム。 ７、前記データ圧縮手段は前記内部制御バス上の信号を
   介して前記システムの中央処置装置により制御されるこ
   とを特徴とする特許請求の範囲第６項記載の報知システ
   ム。 ８、前記記憶装置は、 ｎビットを有するそれぞれの報知メッセージデータサン
   プルをｎビット以下の圧縮されたサンプルへと縮小する
   手段と、 それぞれのバイトが一群の前記圧縮されたサンプルを含
   むデータのバイトを記憶するバッファメモリーとを含む
   ことを特徴とする特許請求の範囲第１項記載の報知シス
   テム。 ９、通信システムと共に使用する報知システムにおいて
   、 メモリーと、 前記メモリー内の特定の記憶領域に別個の報知メッセー
   ジを記憶し、前記特定の記憶領域はそれぞれ前記特定の
   記憶領域内に記憶されたそれぞれの報知メッセージのデ
   ータの大きさに動的に割当てられた記憶容量を有する手
   段とを含み且つ、 前記記憶手段は前記メモリー内の特定の記憶領域におけ
   る最初に記憶された報知メッセージと置換え報知メッセ
   ージとを、最初に記憶された報知メッセージと置換え報
   知メッセージとの相対的長さにかかわりなく置換える手
   段を含むことを特徴とする報知システム。 １０、それぞれの前記記憶された報知メッセージのデー
   タ圧縮率を独立して制御する手段を更に含むことを特徴
   とする特許請求の範囲第９項記載の報知システム。 １１、前記置換え手段は任意の前記記憶された報知メッ
   セージのデータ圧縮率を変更する手段を含むことを特徴
   とする特許請求の範囲第１０項記載の報知システム。 １２、任意の記憶された報知メッセージを除去し且つ任
   意の前記除去された報知メッセージを複数個の通信チャ
   ネルへと伝送する手段を更に含み、前記手段は又、報知
   メッセージを同時に除去し且つ除去された同じ報知メッ
   セージを複数個の前記通信チャネルへと伝送する手段を
   含み、それぞれの前記伝送される報知メッセージは別個
   の開始時間に伝送可能であることを特徴とする特許請求
   の範囲第９項記載の報知システム。 １３、前記通信システムはシステムの中央処理装置から
   制御メッセージを分配するための内部制御バスを含み、
   且つ前記報知システムは前記制御バスと直接接続する手
   段を含むことを特徴とする特許請求の範囲第９項記載の
   報知システム。 １４、前記記憶装置は、 ｎビットを有するそれぞれの報知メッセージデータサン
   プルをｎビット以下の圧縮されたサンプルへと縮小する
   手段と、 それぞれのバイトが一群の前記圧縮されたサンプルを含
   むデータのバイトを記憶するバッファメモリーとを含む
   ことを特徴とする特許請求の範囲第１０項記載の報知シ
   ステム。 １５、中央処理装置と、通信システムを複数個の通信線
   に接続する複数個の線回路と、通信サービスを制御する
   複数個の資源回路とを有する通信システムで使用するメ
   ッセージ供給回路であって、前記資源回路の１つは前記
   メッセージ供給回路と、前記中央処理装置と、システム
   バスを介して相互接続された線回路と資源回路とを含み
   、前記メッセージ供給回路は、 データ記憶手段と、 前記通信線メッセージ供給データの少なくとも１つを記
   憶用に受ける手段と、 前記受けられたメッセージ供給データを選択的に圧縮す
   る手段と、 前記メッセージ供給データの圧縮された１つを前記デー
   タ記憶装置内の任意の未使用記憶位置に記憶する手段と
   を含むことを特徴とするメッセージ供給回路。 １６、前記記憶装置は、ｎビットを有するそれぞれの報
   知メッセージデータサンプルをｎビット以下の圧縮され
   たサンプルへと縮小する手段と、一群の前記圧縮された
   サンプルをそれぞれのバイトが含むデータのバイトを記
   憶するバッファメモリーとを含むことを特徴とする特許
   請求の範囲第１５項記載のメッセージ供給回路。 １７、前記記憶装置は前記メモリー内の特定の記憶領域
   に記憶された第１の報知データパッケージを、第１に記
   憶されたデータパッケージと置換え報知データパッケー
   ジとの相対的長さ及びデータ圧縮率にかかわりなく置換
   え報知データパッケージと置換える手段を含むことを特
   徴とする特許請求の範囲第１５項記載のメッセージ供給
   回路。 １８、前記選択的圧縮手段は前記システムバス上の信号
   を介して前記中央処理装置により制御されることを特徴
   とする特許請求の範囲第１５項記載のメッセージ供給回
   路。 １９、種々の利用者に供給するためのメッセージを表わ
   すデータブロックを記憶するための回路において、 メモリーと、 前記メモリー内の区分化された記憶領域に独立のデータ
   ブロックを記憶する手段であって、それぞれの前記区分
   化された記憶領域はそれぞれの記憶されたデータブロッ
   クのデータの大きさに動的に割当てられた記憶容量を有
   する前記手段と、 それぞれの前記記憶されたデータブロックのデータ圧縮
   率を独立的に制御する手段とから構成されることを特徴
   とする回路。 ２０、前記記憶手段は最初に記憶されたデータブロック
   を最初に記憶されたデータブロックと置換えデータブロ
   ックとの相対的長さ及びデータ圧縮率とはかかわりなく
   置換えデータブロックと置換える手段を含むことを特徴
   とする特許請求の範囲第１９項記載の回路。 ２１、前記置換え手段は任意の前記記憶された報知メッ
   セージのデータ圧縮率を変更する手段を含むことを特徴
   とする特許請求の範囲第２０項記載の回路。 ２２、記憶されたデータブロックを除去し且つ除去され
   たデータブロックを前記通信チャネルの少なくとも１つ
   へと伝送する手段を更に含み、前記手段は又、同時にデ
   ータブロックを除去し且つ除去された同じデータブロッ
   クを前記通信チャネルの少なくとも１つへと伝送する手
   段を含み、前記伝送されるデータブロックはそれぞれ別
   個の開始時間上で伝送可能であることを特徴とする特許
   請求の範囲第２０項記載の回路。 ２３、前記回路は通信システムにおいて使用され、且つ
   前記通信システムはシステムの中央処理装置からの制御
   メッセージを配分するための内部制御バスを含み且つ前
   記回路は前記制御バスと直接接続するための手段を含む
   ことを特徴とする特許請求の範囲第１９項記載の回路。 ２４、前記データ圧縮装置は前記内部制御バス上の信号
   を介して前記システムの中央処理装置により制御される
   ことを特徴とする特許請求の範囲第２１項記載の回路。 ２５、中央処理装置と、通信システムを複数個の通信線
   と接続するための複数個の線回路と、通信サービスを制
   御するための複数個の資源回路とを有する通信システム
   で使用するメッセージ供給回路であって、前記資源回路
   の１つは前記メッセージ供給回路を含み、前記回路は前
   記メッセージ供給回路と、前記中央処理装置と、システ
   ムバスを介して相互に接続された線回路と資源回路とを
   含み、前記メッセージ供給回路は、 前記通信線へと供給するメッセージを記憶するためのデ
   ータ記憶手段と、 前記メッセージの記憶された任意の１つを選択的に除去
   するための手段と、 前記メッセージの除去された１つを語のバイトへとアセ
   ンブルするバッファメモリーを含む手段と、 前記アセンブルされた除去されたメッセージのそれぞれ
   を同時に前記通信線の特定の１つへと通信して、複数個
   の異なるメッセージが前記通信線の異なる１つにおいて
   同時的に活用できるようにするマルチプレクサを含む手
   段とを含むことを特徴とするメッセージ供給回路。 ２６、記憶用にメッセージを受ける手段と、前記受けら
   れたメッセージ供給データを選 択的に圧縮する手段と、 前記記憶手段内の前記メッセージ供給データの圧縮され
   た１つを前記データ記憶手段内の任意の未使用のデータ
   記憶位置に記憶する手段とを更に含むことを特徴とする
   特許請求の範囲第２５項記載のメッセージ供給回路。 ２７、前記記憶手段は最初に記憶されたメッセージデー
   タパッケージを、最初に記憶されたメッセージデータと
   置換えメッセージデータとの相対的長さ及びデータ圧縮
   率にかかわりなく置換えメッセージデータと置換える手
   段を含むことを特徴とする特許請求の範囲第２６項記載
   のメッセージ供給回路。