JPH05167553A - シグナリングデータ伝送方式 - Google Patents
シグナリングデータ伝送方式Info
- Publication number
- JPH05167553A JPH05167553A JP33050791A JP33050791A JPH05167553A JP H05167553 A JPH05167553 A JP H05167553A JP 33050791 A JP33050791 A JP 33050791A JP 33050791 A JP33050791 A JP 33050791A JP H05167553 A JPH05167553 A JP H05167553A
- Authority
- JP
- Japan
- Prior art keywords
- signaling
- data
- bit
- signaling data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 異なる伝送速度のデータを伝送する場合でも
効率よくシグナリングデータを伝送可能なシグナリング
データ伝送方式を提供すること。 【構成】 図２には、データバスのシグナリングデータ
を多重化して伝送する実施例として、８ビットのパラレ
ルデータを６４ｋｂ／ｓで伝送する場合の動作を示す説
明図が示されている。パラレルに入力する主信号１ＣＨ
（最小８ｋｂ／ｓ時は８ｋＨｚフレームで１ビットに相
当する）毎にシグナリングを割り当てる。この時、１ｋ
Ｈｚの周期で１ＣＨのシグナリングデータを１ビット割
り当てることにより、８ｋＨｚ周期で主信号８ビットに
対して割り当てられているシグナリングビット（１ビッ
ト）を伝送することができるシグナリングデータは８Ｃ
Ｈとなる。
効率よくシグナリングデータを伝送可能なシグナリング
データ伝送方式を提供すること。 【構成】 図２には、データバスのシグナリングデータ
を多重化して伝送する実施例として、８ビットのパラレ
ルデータを６４ｋｂ／ｓで伝送する場合の動作を示す説
明図が示されている。パラレルに入力する主信号１ＣＨ
（最小８ｋｂ／ｓ時は８ｋＨｚフレームで１ビットに相
当する）毎にシグナリングを割り当てる。この時、１ｋ
Ｈｚの周期で１ＣＨのシグナリングデータを１ビット割
り当てることにより、８ｋＨｚ周期で主信号８ビットに
対して割り当てられているシグナリングビット（１ビッ
ト）を伝送することができるシグナリングデータは８Ｃ
Ｈとなる。
Description
【０００１】
【産業上の利用分野】本発明はデータ伝送方式、より具
体的にはシグナリングデータの伝送方式に関する。
体的にはシグナリングデータの伝送方式に関する。
【０００２】
【従来の技術】たとえば交換機間でデータを伝送したり
処理する場合、対向装置に対しそのデータが通話状態
（ビジー）かまたは無通話状態（アイドル）かあるいは
ダイヤル情報などを示す必要がある。このため、このよ
うな通信システムでは、ビジー時にはＳ＝“０”を、ま
たアイドル時にはＳ＝“１”のシグナリングビットＳを
主信号に付加し、対向装置に送信している。この信号を
装置内で伝送するとき、たとえば６４ｋｂ／ｓでデータ
を送信する場合、主信号は８ｋＨｚサンプリングの８ビ
ットで送信し、シグナリングも８ｋＨｚでメモリから読
み出し、１ビットで送信している。
処理する場合、対向装置に対しそのデータが通話状態
（ビジー）かまたは無通話状態（アイドル）かあるいは
ダイヤル情報などを示す必要がある。このため、このよ
うな通信システムでは、ビジー時にはＳ＝“０”を、ま
たアイドル時にはＳ＝“１”のシグナリングビットＳを
主信号に付加し、対向装置に送信している。この信号を
装置内で伝送するとき、たとえば６４ｋｂ／ｓでデータ
を送信する場合、主信号は８ｋＨｚサンプリングの８ビ
ットで送信し、シグナリングも８ｋＨｚでメモリから読
み出し、１ビットで送信している。
【０００３】一方、近年、帯域圧縮技術が進歩し、従来
８ビットデータにより伝送していた情報を、用途によっ
ては４ビットや２ビットまたは１ビットで伝送すること
が可能になった。すなわち、６４ｋｂ／ｓでデータ伝送
していたものを、たとえば３２ｋｂ／ｓ，１６ｋｂ／ｓ
または８ｋｂ／ｓで伝送しても、十分その伝送品質を確
保できるようになった。これにより、６４ｋｂ／ｓの１
チャネル分で１６ｋｂ／ｓの場合には２チャネル分がま
た、８ｋｂ／ｓの場合には４チャネル分が一度に伝送可
能となる。
８ビットデータにより伝送していた情報を、用途によっ
ては４ビットや２ビットまたは１ビットで伝送すること
が可能になった。すなわち、６４ｋｂ／ｓでデータ伝送
していたものを、たとえば３２ｋｂ／ｓ，１６ｋｂ／ｓ
または８ｋｂ／ｓで伝送しても、十分その伝送品質を確
保できるようになった。これにより、６４ｋｂ／ｓの１
チャネル分で１６ｋｂ／ｓの場合には２チャネル分がま
た、８ｋｂ／ｓの場合には４チャネル分が一度に伝送可
能となる。
【０００４】このように伝送速度が異なる場合でも、従
来ではチャネルごとにシグナリングビットが１ビット必
要となる。図４にはこのような従来技術におけるデータ
とシグナリングビットとの構成例が示されている。同図
に示すように、シグナリングビットは、６４ｋｂ／ｓと
３２ｋｂ／ｓの場合には１ビット、１６ｋｂ／ｓの場合
は２チャネルのため２ビット、８ｋｂ／ｓの場合は４チ
ャネルのため４ビットがそれぞれの位置に割り当てられ
ていた。
来ではチャネルごとにシグナリングビットが１ビット必
要となる。図４にはこのような従来技術におけるデータ
とシグナリングビットとの構成例が示されている。同図
に示すように、シグナリングビットは、６４ｋｂ／ｓと
３２ｋｂ／ｓの場合には１ビット、１６ｋｂ／ｓの場合
は２チャネルのため２ビット、８ｋｂ／ｓの場合は４チ
ャネルのため４ビットがそれぞれの位置に割り当てられ
ていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなシグナリングデータの構成では、伝送速度が違うデ
ータを伝送するとき、図４に示すようにデータとシグナ
リングビットが混在することになる。このため、異なる
伝送速度のデータを伝送する場合にはハード的な設定が
必要になるという問題があった。また、シグナリングデ
ータの位置を固定すると、主信号が３２ｋｂ／ｓ，１６
ｋｂ／ｓ，．．．などの帯域圧縮されて送信される場
合、主信号のパラレル８ｂｉｔのうちほとんどが空き状
態となり、伝送効率が低下して実質的に装置内の回線容
量が目減りするという問題が生じた。
うなシグナリングデータの構成では、伝送速度が違うデ
ータを伝送するとき、図４に示すようにデータとシグナ
リングビットが混在することになる。このため、異なる
伝送速度のデータを伝送する場合にはハード的な設定が
必要になるという問題があった。また、シグナリングデ
ータの位置を固定すると、主信号が３２ｋｂ／ｓ，１６
ｋｂ／ｓ，．．．などの帯域圧縮されて送信される場
合、主信号のパラレル８ｂｉｔのうちほとんどが空き状
態となり、伝送効率が低下して実質的に装置内の回線容
量が目減りするという問題が生じた。
【０００６】本発明はこのような従来技術の欠点を解消
し、異なる伝送速度のデータを伝送する場合でも効率よ
くシグナリングデータを伝送可能なシグナリングデータ
伝送方式を提供することを目的とする。
し、異なる伝送速度のデータを伝送する場合でも効率よ
くシグナリングデータを伝送可能なシグナリングデータ
伝送方式を提供することを目的とする。
【０００７】
【課題を解決するための手段および作用】本発明は上述
の課題を解決するために、チャネル毎にシグナリングビ
ットを付加してデータの伝送を行うシグナリングデータ
伝送方式は、チャネルの所定のビット位置でシグナリン
グビットを多重化して伝送する。
の課題を解決するために、チャネル毎にシグナリングビ
ットを付加してデータの伝送を行うシグナリングデータ
伝送方式は、チャネルの所定のビット位置でシグナリン
グビットを多重化して伝送する。
【０００８】
【実施例】次に添付図面を参照して本発明によるシグナ
リングデータ伝送方式の実施例を詳細に説明する。
リングデータ伝送方式の実施例を詳細に説明する。
【０００９】図１を参照すると本発明によるシグナリン
グデータ伝送方式を交換機の受信系のインタフェースに
適用したときのブロック図が示されている。受信系イン
タフェース１０−１〜１０−ｎは、伝送路より受信した
シリアル信号を分離部１２にて主信号とシグナリングデ
ータとに分離する。そして、主信号部１４にて受信した
主信号をパラレルデータ化するとともに、ＳＩＧ変換部
１６にて伝送路側の１ｋｂ／ｓのシグナリングデータを
装置内の１ｋｂ／ｓの多重化されたシグナリングデータ
にフォーマット変換し、伝送路側と装置側の位相をと
り、共通部２０に送る。
グデータ伝送方式を交換機の受信系のインタフェースに
適用したときのブロック図が示されている。受信系イン
タフェース１０−１〜１０−ｎは、伝送路より受信した
シリアル信号を分離部１２にて主信号とシグナリングデ
ータとに分離する。そして、主信号部１４にて受信した
主信号をパラレルデータ化するとともに、ＳＩＧ変換部
１６にて伝送路側の１ｋｂ／ｓのシグナリングデータを
装置内の１ｋｂ／ｓの多重化されたシグナリングデータ
にフォーマット変換し、伝送路側と装置側の位相をと
り、共通部２０に送る。
【００１０】共通部２０は、受信系１０から送られてき
た情報を送信系インタフェース３０−１〜３０−ｎのい
ずれかにスイッチングするスイッチである。送信系イン
タフェース３０は、スイッチ２０より受信した信号を、
主信号とシグナリングデータとに分離したのち、多重化
し、シリアル信号にして伝送路に転送する。
た情報を送信系インタフェース３０−１〜３０−ｎのい
ずれかにスイッチングするスイッチである。送信系イン
タフェース３０は、スイッチ２０より受信した信号を、
主信号とシグナリングデータとに分離したのち、多重化
し、シリアル信号にして伝送路に転送する。
【００１１】図２には、データバスのシグナリングデー
タを多重化して伝送する実施例として、８ビットのパラ
レルデータを６４ｋｂ／ｓで伝送する場合の動作を示す
説明図が示されている。同図を用いて本実施例における
シグナリングデータ伝送方式を詳細に説明する。なお、
同図に示したデータ構成は図１のＡで示した部分に現れ
る。
タを多重化して伝送する実施例として、８ビットのパラ
レルデータを６４ｋｂ／ｓで伝送する場合の動作を示す
説明図が示されている。同図を用いて本実施例における
シグナリングデータ伝送方式を詳細に説明する。なお、
同図に示したデータ構成は図１のＡで示した部分に現れ
る。
【００１２】本実施例ではパラレルに入力する主信号１
ＣＨ（最小８ｋｂ／ｓ時は８ｋＨｚフレームで１ビット
に相当する）毎にシグナリングを割り当てる。このと
き、１ｋＨｚの周期で１ＣＨのシグナリングデータを１
ビット割り当てることにより、８ｋＨｚ周期で主信号８
ビットに対して割り当てられているシグナリングビット
（１ビット）を伝送することができるシグナリングデー
タは８ＣＨとなる。
ＣＨ（最小８ｋｂ／ｓ時は８ｋＨｚフレームで１ビット
に相当する）毎にシグナリングを割り当てる。このと
き、１ｋＨｚの周期で１ＣＨのシグナリングデータを１
ビット割り当てることにより、８ｋＨｚ周期で主信号８
ビットに対して割り当てられているシグナリングビット
（１ビット）を伝送することができるシグナリングデー
タは８ＣＨとなる。
【００１３】図２に示されているようにＣＨ１を８ｋｂ
／ｓの帯域圧縮して伝送するときは、ＣＨ11〜ＣＨ81の
８ＣＨ（８ビット）あり、そのうちのＤ０（ＣＨ１の１
ｂｉｔ目）はＣＨ11に相当する。このＣＨ11に対するシ
グナリングビットをＳ11とする。次に、Ｄ１（ＣＨ１の
２ビット目）のＣＨ21に対するシグナリングビットをＳ
21とする。このように、ＣＨ1 〜ＣＨx のＤ0 〜Ｄ7 に
おけるＣＨ11〜ＣＨ8xのすべてに、シグナリングビット
Ｓ11〜Ｓ8xを割り当てる。
／ｓの帯域圧縮して伝送するときは、ＣＨ11〜ＣＨ81の
８ＣＨ（８ビット）あり、そのうちのＤ０（ＣＨ１の１
ｂｉｔ目）はＣＨ11に相当する。このＣＨ11に対するシ
グナリングビットをＳ11とする。次に、Ｄ１（ＣＨ１の
２ビット目）のＣＨ21に対するシグナリングビットをＳ
21とする。このように、ＣＨ1 〜ＣＨx のＤ0 〜Ｄ7 に
おけるＣＨ11〜ＣＨ8xのすべてに、シグナリングビット
Ｓ11〜Ｓ8xを割り当てる。
【００１４】同図に示すように、シグナリングビットＳ
11〜Ｓ8xは１ｋＨｚ周期の信号にすることにより、シグ
ナリングビットＳ11〜Ｓ8xを多重化でき主信号と同様に
８ｋＨｚでこれらビットＳ11〜Ｓ8xを伝送することが可
能となる。
11〜Ｓ8xは１ｋＨｚ周期の信号にすることにより、シグ
ナリングビットＳ11〜Ｓ8xを多重化でき主信号と同様に
８ｋＨｚでこれらビットＳ11〜Ｓ8xを伝送することが可
能となる。
【００１５】このように、データｍビットに対しシグナ
リング（ＳＩＧ ｂｉｔ）をｍビット割り当てる。主信
号（データ）のＣＨ1 〜ＣＨx はｎｋＨｚ（ここでは一
般的な値としてｎ＝８ｋＨｚとした）の周期でデータバ
ス上に存在する。このとき、シグナリング（Ｓ11〜
Ｓ8x）のうち、最初のｎｋＨｚ（区間１）区間のＳＩＧ
ｂｉｔをＳ11〜Ｓ1xに割り当てる。
リング（ＳＩＧ ｂｉｔ）をｍビット割り当てる。主信
号（データ）のＣＨ1 〜ＣＨx はｎｋＨｚ（ここでは一
般的な値としてｎ＝８ｋＨｚとした）の周期でデータバ
ス上に存在する。このとき、シグナリング（Ｓ11〜
Ｓ8x）のうち、最初のｎｋＨｚ（区間１）区間のＳＩＧ
ｂｉｔをＳ11〜Ｓ1xに割り当てる。
【００１６】同じように最後のｎｋＨｚ（区間ｍこの例
ではｍ＝８）区間のＳＩＧ ｂｉｔをＳ81〜Ｓ8xに割り
当てる。つまりｎ／ｍｋＨｚ（この例では１ｋＨｚ）の
周期でＣＨ11〜ＣＨ8xのすべてデータのシグナリング情
報Ｓ81〜Ｓ8xが伝送される。
ではｍ＝８）区間のＳＩＧ ｂｉｔをＳ81〜Ｓ8xに割り
当てる。つまりｎ／ｍｋＨｚ（この例では１ｋＨｚ）の
周期でＣＨ11〜ＣＨ8xのすべてデータのシグナリング情
報Ｓ81〜Ｓ8xが伝送される。
【００１７】また、本実施例では図３のように伝送容量
の違ったデータを伝送するときでも、シグナリングビッ
トＳ11〜Ｓ8xを割り当てることにより、ｎ／ｍｋＨｚ
（この例では１ｋＨｚ）の周期でシグナリング情報を伝
送することができる。したがって、ハードウェアとして
は従来必要となる信号の他にシグナリング用として１ｋ
Ｈｚのクロックを供給することにより、容易に実現がで
きる。
の違ったデータを伝送するときでも、シグナリングビッ
トＳ11〜Ｓ8xを割り当てることにより、ｎ／ｍｋＨｚ
（この例では１ｋＨｚ）の周期でシグナリング情報を伝
送することができる。したがって、ハードウェアとして
は従来必要となる信号の他にシグナリング用として１ｋ
Ｈｚのクロックを供給することにより、容易に実現がで
きる。
【００１８】なお、本実施例では本発明によるシグナリ
ングデータ伝送方式を交換システム用インタフェース盤
に適用したが、とくにこのようなインタフェースのみに
限定されるものではなく、他の通信システムのユニット
も含む伝送装置内でのデータ伝送に適用可能である。
ングデータ伝送方式を交換システム用インタフェース盤
に適用したが、とくにこのようなインタフェースのみに
限定されるものではなく、他の通信システムのユニット
も含む伝送装置内でのデータ伝送に適用可能である。
【００１９】
【発明の効果】このように本発明のシグナリングデータ
伝送方式によれば、最小の８ｋｂ／ｓ音声信号伝送の場
合にはデータ１ビットに対してシグナリングデータが割
当てられるため、帯域圧縮を行い伝送速度が異なる信号
を伝送する場合でも、実質的な装置内の回線容量が目減
りすることはない。また、本発明では、１６ｋｂ／ｓ，
３２ｋｂ／ｓのデータが混在しても共通部は特に従来の
ものを変更する必要が無い。
伝送方式によれば、最小の８ｋｂ／ｓ音声信号伝送の場
合にはデータ１ビットに対してシグナリングデータが割
当てられるため、帯域圧縮を行い伝送速度が異なる信号
を伝送する場合でも、実質的な装置内の回線容量が目減
りすることはない。また、本発明では、１６ｋｂ／ｓ，
３２ｋｂ／ｓのデータが混在しても共通部は特に従来の
ものを変更する必要が無い。
【図１】本発明によるシグナリングデータ伝送方式の実
施例を示すシステム構成図、
施例を示すシステム構成図、
【図２】本発明によるシグナリングデータ伝送方式の実
施例の動作を説明する動作説明図、
施例の動作を説明する動作説明図、
【図３】本発明によるシグナリングデータ伝送方式の他
の実施例の動作を説明する動作説明図、
の実施例の動作を説明する動作説明図、
【図４】従来技術におけるシグナリングデータの構成を
示すデータ構成図である。
示すデータ構成図である。
１０−１〜１０−ｎ 受信系インタフェース １２ 分離部 １４ 主信号部 １６ ＳＩＧ変換部
Claims (1)
- 【請求項１】 チャネル毎にシグナリングビットを付加
してデータの伝送を行うシグナリングデータ伝送方式に
おいて、 前記チャネルの所定のビット位置で前記シグナリングビ
ットを伝送し、 前記データの最小１ビットで表現される１チャネル毎に
前記シグナリングビットを割り当て、このシグナリング
ビットを多重化して伝送することを特徴とするシグナリ
ングデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03330507A JP3115067B2 (ja) | 1991-12-13 | 1991-12-13 | シグナリングデータ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03330507A JP3115067B2 (ja) | 1991-12-13 | 1991-12-13 | シグナリングデータ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167553A true JPH05167553A (ja) | 1993-07-02 |
| JP3115067B2 JP3115067B2 (ja) | 2000-12-04 |
Family
ID=18233405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03330507A Expired - Fee Related JP3115067B2 (ja) | 1991-12-13 | 1991-12-13 | シグナリングデータ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115067B2 (ja) |
-
1991
- 1991-12-13 JP JP03330507A patent/JP3115067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3115067B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61290838A (ja) | 電気通信交換装置 | |
| JPH0758881A (ja) | コンピュータシステム | |
| JPH05167553A (ja) | シグナリングデータ伝送方式 | |
| JPH089058A (ja) | 伝送路バックアップ機能付の多重化装置 | |
| JP3344319B2 (ja) | デマンドアサイン多重化装置とその制御方法 | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| KR910005471B1 (ko) | 디지탈버튼전화장치 | |
| JPH033595A (ja) | デジタル通信網インタフェース装置 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP2913994B2 (ja) | ディジタル電子交換機における音声圧縮伸長装置 | |
| JPH02134938A (ja) | データ多重・分離方式 | |
| JPS63258130A (ja) | デ−タ伝送方法 | |
| KR100250987B1 (ko) | 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치 및 이의 채널 할당 방법 | |
| JPH05167550A (ja) | Ｔｄｍａバースト割当て方式 | |
| JPH05500893A (ja) | デイジタル信号マルチプレクサ | |
| JPH07177120A (ja) | 信号多重化装置 | |
| JPH0724396B2 (ja) | 同期多重変換装置 | |
| JPH01297932A (ja) | 複合交換方式 | |
| JPS61236232A (ja) | 時分割多重化方法 | |
| JPH06284105A (ja) | マルチメディア多重化装置 | |
| JPH02100442A (ja) | 高能率ディジタル多重化伝送装置 | |
| JPH04196654A (ja) | 時分割多重バスを用いたデータ多重化装置 | |
| JP2000165336A (ja) | 構内交換機間データ・音声通信方法、並びに構内交換機 | |
| JPS634760B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |