KR100250987B1 - 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치 및 이의 채널 할당 방법 - Google Patents

Abstract

본 발명은 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치 및 이의 채널 할당 방법에 관한 것으로, 기존 시스템에서는 하나의 공통 버스를 통해 외부메모리와 변/복조부 단 사이 데이타를 전송하였으나, 본 발명에서는 독립된 이중버스 구조를 제안한하므로써, 낮은 처리능력을 갖는 마이크로프로세를 채용하면서도 방대한 트래픽채널 데이타를 효과적으로 처리할 수 있도록 한 기술에 관한 것이다.

Description

이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치 및 이의 채널 할당 방법

본 발명은 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치 및 이의 채널 할당 방법에 관한 것으로, 이동통신 시스템의 기지국, 이동국의 구현시 변복조기의 송수신 버퍼와 외부의 제어용 마이크로프로세서 사이의 효율적인 전송을 이룰 수 있도록 이중버스를 사용한 기술이다.

앞으로의 이동통신 시스템은 기존의 음성신호 뿐만 아니라 영상신호를 포함하는 다양한 멀티미디어 신호를 사용자에게 서비스할수 있어야 한다.

이때 영상신호 등의 처리를 위하여 사용자 트래픽 신호의 증가는 불가피하며, 기존의 마이크로프로세서 버스에 전적으로 의존하는 데이타 전송 방식으로는 데이타의 전송효율이 떨어져 이러한 요구에 부합할 수 없다.

이러한 종래 기술을 도 1을 통해 설명하면 다음과 같다.

도 1은 종래 이동통신 시스템의 기지국 혹은 이동국 구현시 변복조용 응용 주문형 집적회로(ASIC)와 제어용 마이크로프로세서(uP)와의 인터페이스 방식을 보인 것으로, 모든 송수신 데이타가 마이크로프로세서(10)의 제어하에 하나의 공통버스(uP Bus)를 통해 외부메모리에서 변/복조부(20)의 송신버퍼(Tx Buffer)(21)로 혹은 변/복조부(20)의 수신버퍼(Rx Buffer)(22)에서 외부 메모리로 전송이 되어진다.

이러한 방식은 저속의 음성 신호만을 다루는 기존의 통신 시스템과 같이 트래픽채널의 데이타가 적은 경우에는 아무런 문제가 없으나 영상신호 등을 포함하는 멀티미디어 처리 등을 위하여 사용자 트래픽채널의 데이타가 크게 증가하게 되면 공통버스를 거치게 되는 데이타의 양이 많아져서 고속의 처리능력을 갖는 마이크로프로세서를 채용하여야 하는 문제점을 지닌다.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 마이크로 프로세서와 변/복조기 사이에 사용자 신호채널 데이타와 트래픽채널 데이타를 전송하는 독립된 이중버스 구조를 구현하여 낮은 처리능력을 갖는 마이크로프로세서를 사용하면서도 방대한 트래픽 채널 데이타를 효과적으로 처리할 수 있도록 하는 것을 목적으로 한다.

도 1은 종래 이동통신 시스템에서 공통버스 구조의 데이타 전송 방식을 나타내는 개략적인 블럭도.

도 2는 본 발명에 의해 구현된 이동통신 시스템에서 이중버스 구조의 데이타 전송 방식을 나타내는 개략적인 블럭도.

도 3은 본 발명에 의해 구현된 시스템 구조를 이용해 기지국의 사용자 신호채널과 트래픽채널 처리를 위한 하드웨어 구성을 나타내는 개략적인 블럭도.

도 4는 본 발명에 의해 구현된 시스템 구조를 이용해 기지국의 파일럿채널, 동기채널, 호출채널, 억세스채널 처리를 위한 하드웨어 구성을 나타내는 개략적인 블럭도.

도 5는 본 발명에 의해 구현된 시스템 구조를 이용해 이동국의 데이타 처리를 위한 하드웨어 구성을 나타내는 개략적인 블럭도.

<도면의 주요부분에 대한 부호의 설명>

10 : 마이크로프로세서 11 : 디지탈신호처리기

12 ∼ 14 : 직렬통신제어기 15 : 직접메모리억세스제어기

16 : 타임슬롯할당기 17 : 메모리부

18 : 음성신호처리용 부호화기 19 : 영상신호처리용 부호화기

20 : 변/복조부 21 : 송신 버퍼

22 : 수신 버퍼 23 : 타임슬롯할당 레지스터

24 : 복조기 25 : 변조기

26 : 가산기

상기와 같은 목적을 달성하기 위해 본 발명에서 구현한 이동통신 시스템 내 기지국/이동국의 변/복조부 장치는, 단말기측과 직렬통신제어기를 연결하며, 신호 채널을 전용으로 전송하는 신호 채널 PCM 버스와;

상기 신호 채널 PCM 버스를 통해 입력된 신호 채널 데이타를 변/복조부내의 송/수신 버퍼로 전송하는 전용 버스인 마이크로프로세서 버스와;

단말기측과 타임슬롯할당기를 연결하며, 트래픽 채널을 전용으로 전송하는 트래픽 채널 PCM 버스와;

상기 타임슬롯할당기와 변/복조부 내의 송/수신 버퍼와 연결되며, 트래픽 데이타를 전용으로 전송하는 TDM 버스를 포함하여 구성하여;

이중 버스 구조를 통해 변/복조부의 송/수신 버퍼와 외부의 제어용 마이크로프로세서 사이의 통신부하를 줄이는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위해 본 발명에서 제시하는 이동통신 시스템에서 외부 메모리와 변/복조부 사이 채널 할당 방법은, 트래픽 채널을 전송하는 TDM 버스와 신호 채널을 전송하는 마이크로프로세서 버스를 독립적으로 각각 송/수신 버퍼와 연결하고;

상기 연결된 각 버스를 통해 기지국 내에서 신호 채널 및 트래픽 채널 전송 시, 상기 마이크로프로세서 버스와 연결된 다수의 송/수신 버퍼 중 하나의 송/수신 버퍼를 신호채널 용으로 할당하여 신호 채널 데이타를 전송하고;

상기 신호채널 용으로 할당된 버퍼를 제외한 모든 버퍼를 트래픽 채널용으로 할당하여 TDM 버스를 통해 데이타를 고속으로 전송할 수 있도록 하며;

이동국 측에서 채널 할당시 상기와 동일한 과정으로 할당하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.

도 2는 본 발명에 의해 구현된 이중버스를 가지는 이동통신 시스템의 개략적인 블럭도로, 도면에 나타난 바와 같이 각각의 송수신 버퍼를 마이크로프로세서 버스(uP Bus) 혹은 직렬시분할멀티플렉싱 버스(이하 TDM 버스라 칭한다) 중 어느 하나를 통해 접근할수 있는 이중 버스 하드웨어 구조를 제안한 것이다.

각 버퍼를 어느 버스를 통하여 접근할 지는 변/복조부(20) 내의 제어 레지스터(도면에는 도시하지 않음)를 할당하여 설정할 수 있으며, 하나의 버스를 선택하면 선택하지 않은 다른 버스는 비활성(Disable)화 된다.

만약, N개의 송수신 버퍼(21, 22) 중에서 M개의 버퍼가 마이크로프로세서 버스를 통해 처리된다면, 나머지 (N-M)개의 송수신 버퍼는 TDM 버스를 통해서 처리하게 된다.

어떤 버퍼가 마이크로프로세서 버스를 통해 접근하도록 설정되면 마이크로프로세서(10)는 자신의 메모리-맵 상에서 버퍼를 직접 인식하며, 어드레스와 데이타버스를 통하여 직접 데이타를 쓰거나 읽을 수 있다.

반면, 어떤 버퍼를 TDM 버스를 통해서 접근하도록 설정하면 버퍼의 데이타는 마이크로프로세서(10)의 관리를 받지않고 TDM 버스 전용의 I/O 처리기(도면에는 도시하지 않음)를 이용하여 원하는 곳으로 전송되어 진다.

이때, TDM 버스에 데이타를 싣는 정확한 시각은 각 버퍼에 할당되어 있는 타임슬롯할당 레지스터(Time Slot # REG)(23)에 원하는 타임슬롯(Time Slot) 번호를 적어 넣어 정할 수 있다.

이동통신 시스템에서는 일반적으로 신호채널의 데이타 량보다 트래픽 채널의 데이타 량이 훨씬 더 많으므로 마이크로프로세서(10)의 제어가 필요한 소량의 신호채널 데이타의 경우는 마이크로프로세서 버스를 이용하여 전송하고, 대다수의 트래픽채널 데이타는 신호채널 데이타가 전송되는 버스와는 별도의 전용 TDM 버스를 통해 마이크로프로세서(10)를 거치지 않고 전송하므로써 낮은 처리능력을 갖는 마이크로프로세를 채용하면서도 방대한 트래픽채널 데이타를 효과적으로 처리할 수 있게 된다.

상기와 같은 구성을 이용하여 기지국과 이동국 모뎀을 구현한 하드웨어 구성을 각 도면을 보며 설명하면 하기와 같다.

도 3은 수신 버퍼의 이중버스 구조를 이용하여 사용자의 신호채널(signalling channel) 데이타와 트래픽채널(traffic channel) 데이타를 처리하는 기지국 모뎀의 채널 카드(CC)를 구현한 구성을 나타낸 도면으로, 이는 전체 송수신 버퍼 중 1개만이 신호채널로 할당되어 마이크로프로세서 버스를 통해 전송되며, 나머지 (N-1)개의 송수신 버퍼는 모두 트래픽채널에 할당되어 TDM 버스를 통해 전송되는 경우를 예시한 것이다.

이때 송수신 버퍼에 대한 각 채널의 할당은 다음과 같다.

Tx 버퍼 #0 = 신호채널의 송신

Rx 버퍼 #0 = 신호채널의 수신

Tx 버퍼 #1 ∼ #(N-1) = 트래픽채널의 송신

Rx 버퍼 #1 ∼ #(N-1) = 트래픽채널의 수신

그리고 도면에서 마이크로프로세서 버스와 TDM 버스 중 점선으로 표시된 부분은 선택이 되지 않아 비활성화(Disable)된 부분을 나타낸다.

상기와 같이 채널이 할당되면 신호채널 데이타는 송신시 신호채널 PCM 버스(Signalling CH PCM Bus)와 제 2 직렬통신제어기(SCC2)(13)를 거쳐 마이크로프로세서(10)로 전송되며, 마이크로프로세서(10)는 신호채널데이타를 알맞게 처리한 후, 디지탈 신호처리기(DSP)(11)에게 순환 여유도 검사(이하 CRC 라 칭한다) 정보의 부가 등의 동작 수행을 명령하여 신호채널 데이타 프레임을 완성한다.

그런다음 마이크로프로세서(10)는 변/복조부(20)로 부터 송신데이타 버퍼가 비었다는 인터럽트 신호(Tx_BE_INT)를 받으면 상기 형성된 데이타프레임을 신호채널 송신 데이타 버퍼(Tx Buffer #0)(21)에 어드레스 버스와 데이타 버스를 통해 직접 데이타를 쓰거나 혹은 직접메머리억세스 제어기(이하 DMAC 라 칭한다)(15)에게 명령을 내려 데이타를 버퍼에 쓴다.

반면, 신호채널의 수신시는 복조된 신호가 신호채널 수신데이타 버퍼(Rx Buffer #0)(22)에 저장되고, 매 신호채널 수신 프레임길이 만큼의 데이타가 모아지면 변/복조부(20)는 이 사실을 마이크로프로세서(10) 측에 인터럽트(Rx_BF_INT)를 통해 알려준다.

상기 인터럽트를 수신한 마이크로프로세서(10) 에서는 어드레스 버스와 데이타 버스를 통해 직접 데이타를 읽거나 혹은 DMAC(15)에게 명령을 내려 버퍼의 데이타를 읽어간다.

이어 마이크로프로세서(10)에서는 수신된 신호채널데이타의 CRC 오류유무 검사 등의 과업을 디지탈신호처리기(11)에게 명령하고 그 결과를 받아 알맞은 처리를 한후 제 2 직렬통신제어기(SCC2)(13)를 거쳐 신호채널 PCM 버스로 전송한다.

한편, 트래픽채널데이타는 송신시 트래픽채널 PCM 버스(Traffic CH PCM Bus)에서 타임슬롯할당기(Time Slot Assigner : TSA)(16)를 거쳐 TDM 버스에 실리며 (N-1)개의 트래픽채널 송신데이타 버퍼(Tx Buffer #1부터 #(N-1))에 전송된다.

이때 각 트래픽 송신데이타 버퍼는 자신이 사용하는 고유의 타임슬롯(Time Slot) 번호를 가지며, 이 번호는 트래픽채널 송신데이타 버퍼의 슬롯할당레지스터(Time Slot # Reg)(23)에 입력된다.

반면, 트래픽채널데이타의 수신시는 복조된 신호가 각 채널별로 트래픽채널 수신데이타 버퍼(Rx Buffer #1에서 #(N-1))에 저장된다.

각 채널은 고유의 슬롯번호를 가지며, 이 번호는 트래픽채널 수신데이타 버퍼의 슬롯 할당 레지스터(Time Slog # Reg)(23)에 입력된다.

버퍼에 저장된 데이타는 각 채널별로 할당된 타임슬롯의 TDM 버스에 실리고 타임슬롯할당기(16)를 거쳐 트래픽채널 PCM 버스로 전송된다.

한편, 기지국전송시스템(BTS)을 관장하는 제어기로부터의 제어 정보는 BTS 제어기 버스(BTS controller Bus)를 통해 제 1 직렬통신제어기(SCC1)(12)를 거쳐 중앙처리장치(CPU)(도면에는 도시하지 않음)에게 전달된다.

또, 제 3 직렬통신제어기(SCC3)(14)는 현재 마이크로프로세서(10)의 상태를 모니터할 수 있는 외부 단말기와 연결된다.

그리고 변/복조부(20) 내의 변조기(25) 출력은 이전 CC로부터의 신호와 가산기(26)를 통해 더해지고 그 결과는 다음 CC와의 데이지 체인 디지털 컴바인을 위해 아래로 전달된다.

아울러 도면에 표기된 (17)은 메모리부이고, 각 직렬통신제어기(12, 13)와, 타임슬롯할당기(16)에 연결된 트래픽 채널 PCM 버스와, 신호채널 PCM 버스 및 BTS제어버스들은 기존에는 트래픽 데이타와 신호데이타가 하나의 버스를 통해 전송되었는데, 본 발명에서는 상기에 나열한 바와 같이 각각 하나씩 부여하여 많은 량의 데이타를 빠르게 처리할 수 있도록 하였다.

또한 변/복조부(20) 내의 복조기(24)는 아날로그/디지탈 변환기로 부터 전송된 데이타를 복호하고, 변조기(25)는 각 송신버퍼(21)로 부터 전송되는 데이타를 부호화하여 전송한다.

도 4는 기지국의 전송채널 중 파일럿채널(Pilot channel), 동기채널(Sync channel), 호출채널(Paging channel), 억세스채널(Access channel)을 처리하기 위하여 이중버스를 사용한 시스템을 도시한 도면으로, 그 절차는 다음과 같다.

먼저 각 송수신 버퍼의 TDM 버스는 비활성화하도록 설정한다(도면에서 점선 부분). 이렇게 하면 마이크로프로세서(10)는 모든 채널의 송수신 버퍼에 접근 할 수 있으며, 다음과 같이 각 전송채널을 각 버퍼에서 처리되도록 할당한다.

Tx 버퍼 #0 = 파일럿 채널의 송신

Rx 버퍼 #0 = 억세스 채널의 수신

Tx 버퍼 #1 = 동기채널의 송신

Tx 버퍼 #2 = 호출채널의 송신

도 5는 이동국의 각 채널을 처리하기 위하여 제안된 하드웨어 구조를 나타낸 블럭도로, 이동국의 경우 TDM 버스에 실린 트래픽채널 데이타는 타임슬롯할당기(16)를 거쳐 음성신호처리용 부호화기(18)와 영상신호처리용 부호화기(19)에 전송된다.

이때, 다음과 같이 전송채널을 각 버퍼에서 처리되도록 할당한다.

Tx 버퍼 #0 = 억세스 채널/신호채널의 송신

Rx 버퍼 #0 = 동기채널/호출채널/신호채널의 수신

Tx 버퍼 #1 - #(N-1) = 트래픽채널의 송신

Rx 버퍼 #1 - #(N-1) = 트래픽채널의 수신

아울러 본 발명의 하드웨어적인 구조를 이용하여 데이타를 전송할시 각 버스의 구별사용등은 프로토콜을 프로그램할 때 설정하면 된다.

이상에서 상세히 설명한 바와 같이 본 발명에서 구현한 송수신 버퍼의 이중 버스 구조를 이용하면 막대한 양의 사용자 트래픽 신호를 마이크로프로세서로 부터 독립인 전용의 TDM 버스로 우회시킬 수 있어 이동통신 시스템의 기지국, 이동국의 구현시 변복조기의 송수신 버퍼와 외부의 제어용 마이크로프로세서 사이의 통신부하를 크게 줄일 수 있는 잇점이 있다.

또한, 송수신 버퍼의 이중 버스구조와 함께 제안된 하드웨어 시스템 모형을 이용하면 하나의 단일 구조로 기지국 모뎀과 이동국 모뎀을 설계할 수 있는 잇점을 수반한다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

1. 이동통신 시스템 내 기지국/이동국의 변/복조부 장치에 있어서,

   단말기측과 직렬통신제어기를 연결하며, 신호 채널을 전용으로 전송하는 신호 채널 PCM 버스와;

   상기 신호 채널 PCM 버스를 통해 입력된 신호 채널 데이타를 변/복조부내의 송/수신 버퍼로 전송하는 전용 버스인 마이크로프로세서 버스와;

   단말기측과 타임슬롯할당기를 연결하며, 트래픽 채널을 전용으로 전송하는 트래픽 채널 PCM 버스와;

   상기 타임슬롯할당기와 변/복조부 내의 송/수신 버퍼와 연결되며, 트래픽 데이타를 전용으로 전송하는 TDM 버스를 포함하여 구성하여;

   이중 버스 구조를 통해 변/복조부의 송/수신 버퍼와 외부의 제어용 마이크로프로세서 사이의 통신부하를 줄이는 것을 특징으로 하는 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국 장치.
2. 이동통신 시스템에서 외부 메모리와 변/복조부 사이 채널 할당 방법에 있어서,

   트래픽 채널을 전송하는 TDM 버스와 신호 채널을 전송하는 마이크로프로세서 버스를 독립적으로 각각 송/수신 버퍼와 연결하고;

   상기 연결된 각 버스를 통해 기지국 내에서 신호 채널 및 트래픽 채널 전송 시, 상기 마이크로프로세서 버스와 연결된 다수의 송/수신 버퍼 중 하나의 송/수신 버퍼를 신호채널 용으로 할당하여 신호 채널 데이타를 전송하고;

   상기 신호채널 용으로 할당된 버퍼를 제외한 모든 버퍼를 트래픽 채널용으로 할당하여 TDM 버스를 통해 데이타를 고속으로 전송할 수 있도록 하며;

   이동국 측에서 채널 할당시 상기와 동일한 과정으로 할당하는 것을 특징으로 하는 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국의 채널 할당 방법.
3. 제 2항에 있어서,

   상기 기지국 내에서 신호 채널 만을 전송할 경우 채널 할당 방법은, 송/수신 버퍼와 연결된 마이크로프로세서 버스를 활성화 시킨 후;

   각각의 버퍼를 파일롯 채널, 억세스 채널, 동기채널 및 호출 채널로 할당하여 각 데이타를 전송하며;

   TDM 버스는 모두 비활성시키며;

   파일롯 채널을 제외시킨 이동국 측에서 채널 할당시 상기와 동일한 과정으로 채널을 할당하는 것을 특징으로 하는 이중 버스를 갖는 데이타 버퍼를 이용한 이동통신 기지국/이동국의 채널 할당 방법.

Images