JPS6366082B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は被測定電圧をデジタル出力に変換する
ためのアナログ・デジタル変換方法に関し、更に
詳細には、多重積分型アナログ・デジタル変換方
法に関する。

従来技術 良く知られている二重積分型アナログ・デジタ
ル変換器で被測定電圧をデジタル出力に変換する
時には、積分コンデンサを含んでいる積分器にま
ず一方の極性の被測定電圧が一定期間のみ供給さ
れる。次に、積分器の出力電圧が被測定電圧を供
給する前の初期値に戻るまで、被測定電圧と逆の
極性の基準電圧が供給され、且つこの基準電圧の
供給期間がクロツクパルスをカウンタで計数する
ことによつて測定される。この結果、カウンタか
ら被測定電圧に対応したデジタル出力を得ること
が出来る。ところで、この二重積分型アナログ・
デジタル変換器による変換の精度は、基準電圧を
供給する期間の測定精度に依存する。アナログ・
デジタル変換の速度を下げずに、変換精度を上げ
るためには、クロツクパルスの繰返し周波数を高
くすること、及び積分器の出力電圧が初期値に戻
る時点を少ない遅れで検出することが要求され
る。しかし、二重積分型アナログ・デジタル変換
器でこの種の要求を満足させることは困難であ
る。

上前の二重積分型アナログ・デジタル変換器の
欠点を解決するために、既に三重積分型アナロ
グ・デジタル変換器が知られている。この三重積
分型アナログ・デジタル変換器では、基準電圧の
レベルの切換が行われる。即ち、基準電圧の供給
を開始して積分器の出力電圧が初期値に近づいた
時に、基準電圧のレベルを下げる。この結果、積
分器の出力電圧はゆつくりと初期値に近づく。こ
のため、積分器の出力電圧が初期値に戻つたこと
を検出する際の高速性の要求は緩和される。

しかし、積分器の出力電圧の初期値を検出する
際に、カウンタの１カウント即ちクロツクパルス
の１周期に対する積分器の出力電圧の変化分が極
めて小さいので、初期値の検出能力を高めなけれ
ばならない。例えば、被測定電圧を10ボルト、こ
の時の積分器の出力電圧が10ボルトの場合に、1/
１００００００の分解能でアナログ・デジタル変換する
と仮定すれば、カウンタの１カウントは10μVに
相当し、初期値の検出のために10μVの判別能力
が要求される。

被測定電圧を積分した時の積分器の最大出力電
圧即ち出力振幅を大にすれば、初期値の検出が容
易になる。しかし、積分器の耐電圧及び電源の関
係で無制限に最大出力電圧を高くすることは不可
能である。

上述の如き問題を解決するために、本件出願人
は、特願昭57−88504号（特開昭58−205331号公
報）によつて２つの積分コンデンサを使用する新
しいアナログ・デジタル変換方式を提案した。し
かし、ここには過大な被測定電圧が供給された場
合であつても、高速にアナログ・デジタル変換す
る方式が開示されていない。

発明の目的 そこで、本発明の目的は過大な被測定電圧が供
給されても、次の変換を迅速に行うことが可能な
アナログ・デジタル変換方法を提供することにあ
る。

発明の構成 上記目的を達成するための本発明は、第１及び
第２の積分コンデンサを有する積分器を用意し、
前記第１の積分コンデンサを前記積分器から実質
的に切り離し且つ放電状態として前記積分器の初
期状態を設定すること、前記第１の積分コンデン
サを前記第２の積分コンデンサに並列に接続し且
つ前記第１及び第２の積分コンデンサによつて一
方の極性（例えば負）の被測定電圧を予め決めら
れた一定期間のみ積分すること、前記被測定電圧
の積分の終了後に前記第１及び第２の積分コンデ
ンサによつて前記一方の極性と逆の他方の極性
（例えば正）の第１の基準入力を積分すること、
前記第１の基準入力の積分を進めることによつて
前記積分器の出力電圧が所定検出レベルに達した
時点を検出すること、前記所定検出レベルに達し
た時点の検出信号に応答して前記第１の積分コン
デンサの電荷を前記第２の積分コンデンサに移動
させ且つ前記第１の積分コンデンサを前記積分器
から実質的に切り離すこと、前記電荷の移動が終
了した後に前記第２の積分コンデンサによつて第
２の基準入力を積分すること、前記第２の基準入
力の積分を進めることによつて前記積分器の出力
電圧が前記初期状態の前記積分器の出力電圧に達
した時点を検出すること、前記第１の基準入力を
積分している期間及び前記第２の基準入力を積分
している期間においてクロツクパルスをカウンタ
で計数すること、を含んで前記被測定電圧に対応
したデジタル出力を前記カウンタの計数出力に基
づいて得るアナログ・デジタル変換方法に於い
て、前記第１の基準入力を積分している期間が予
め決められた期間を越えたか否かを判定するこ
と、前記第１の基準入力を積分している期間が前
記予め決められた期間を越えたことが判明された
時に前記第１の積分コンデンサを前記積分器から
実質的に切り離し且つ放電状態として前記初期状
態を設定することを有するアナログ・デジタル変
換方法に係わるものである。

発明の作用効果 上記発明によれば、第１の基準入力を積分して
いる期間に基づいて過大な被測定電圧を検出し、
過大な被測定電圧の場合には、第１の積分コンデ
ンサを放電させると共に、初期状態を設定するの
で、初期状態を迅速に得ることが出来る。従つ
て、次のアナログ・デジタル変換を短時間後に行
うことが出来る。

実施例 本発明の実施例に従うアナログ・デジタル変換
器を示す第１図に於いて、被測定電圧供給回路１
は負極性の被測定電圧−Viを供給するための入
力端子２と所定期間Tiのみ入力端子２を積分器
３の入力ライン４に接続するための第１のスイツ
チS₁とから成る。第１の基準入力供給回路５は、
被測定電圧の極性と逆の正極性の第１の基準電圧
＋Vr₁を供給するための第１の基準電圧源６と、
この第１の基準電圧源６を指定された期間だけ積
分入力ライン４に接続するための第２のスイツチ
S₂とから成る。第２の基準入力供給回路７は、第
１の基準電圧＋Vr₁よりも低い第２の基準電圧＋
Vr₂を供給するための第２の基準電圧源８と、指
定された期間のみ第２の基準電圧源８を積分入力
ライン４に接続するための第３のスイツチS₃とか
ら成る。

積分器３は、入力抵抗R₁、演算増幅器９、第
１の積分コンデンサC₁、及び第２の積分コンデ
ンサC₂を含む。演算増幅器９の反転入力端子は
抵抗R₁を通して入力ライン４に接続され、その
非反転入力端子はオフセツト電圧を記憶するため
のコンデンサCzを通して接地されている。第１
の積分コンデンサC₁の一端は演算増幅器９の反
転入力端子に接続され、その他端は第４のスイツ
チS₄を通してグランドに接続され且つ第５のスイ
ツチS₅を通して演算増幅器９の出力端子に接続さ
れている。第２の積分コンデンサC₂は演算増幅
器９の出力端子と反転入力端子との間に固定的に
接続され、第１の積分コンデンサC₁よりも小さ
い静電容量値を有する。

電荷移動回路１０は第４のスイツチS₄と第５の
スイツチS₅とから成る。第５のスイツチS₅がオフ
に操作され、第４のスイツチS₄がオンに操作され
ると、第１の積分コンデンサC₁の電荷が第２の
積分コンデンサC₂に移る。

演算増幅器９の出力端子は、次段の反転増幅器
として機能する演算増幅器から成る直流増幅器９
ａの反転入力端子に接続されている。直流増幅器
９ａの非反転入力端子はグランドに接続されてい
る。

第６のスイツチS₆は演算増幅器９と直流増幅器
９ａとの負帰還ループを指定された期間のみ形成
するために直流増幅器９ａの出力端子と演算増幅
器９の非反転入力端子との間に接続されている。

第７のスイツチS₇は積分器３の初期状態を設定
するために積分入力ライン４とグランドとの間に
接続されている。

第１のコンパレータ１１の非反転入力端子は、
第１の基準電圧＋Vr₁の積分に基づいて積分出力
電圧が所定検出レベル−Vcになる時点を検出す
るために、直流増幅器９ａの出力端子に接続さ
れ、その反転入力端子は検出レベル−Vcを供給
するための基準電圧源１２に接続されている。

第２のコンパレータ１３の非反転入力端子は、
第２の基準電圧＋Vr₂の積分に基づいて直流増幅
器９ａの出力電圧が初期値になつたことを検出す
るために直流増幅器９ａの出力端子に接続され、
その反転入力端子は初期値にほぼ対応するグラン
ドレベルを与えるためにグランドに接続されてい
る。

制御回路１４はアナログ・デジタル変換のスタ
ート操作、第１及び第２のコンパレータ１１，１
３の出力、及びカウンタ１５の出力に応答して第
２図のタイムチヤートを示すスイツチS₁〜S₇の制
御信号を送出する。更にこの制御回路１４は、第
３図に原理的に示すデジタル比較回路１８を有
し、且つ予め決められた期間に対応するカウンタ
１５の出力と同一のデジタル信号を比較回路１８
に供給するためのプリセツト回路１９を有する。
比較回路１８は第２図及び第４図に示す第２のス
イツチS₂がオンになる期間Tr₁のみ動作状態にな
り、期間Tr₁におけるカウンタ１５の出力がプリ
セツト回路１９から供給されるプリセツト値より
大きいか否かを判定する。

デジタルカウンタ１５は制御回路１４で制御さ
れ、第１及び第２の基準電圧を積分している期間
にクロツクパルス発生器１６のクロツクパルスを
それぞれ計数する。演算回路１７は、カウンタ１
５の出力を受け被測定電圧に対応したデジタル出
力を得るように演算を行う。

制御回路１４、カウンタ１５及び演算回路１７
はマイクロプロセツサによつて構成されている。

第２図から明らかな如く、被測定電圧の積分を
開始する時点t₁よりも前の期間に於いて、第４、
第６及び第７のスイツチS₄，S₆及びS₇が夫々オン
であり、第１、第２、第３及び第５のスイツチ
S₁，S₂，S₃及びS₅が夫々オフである。このため、
積分入力ライン４は第７のスイツチS₇でグランド
に接続される。第１の積分コンデンサC₁は演算
増幅器９の出力端子から第５のスイツチS₅で切り
離され、第４のスイツチS₄でグランドに接続され
る。従つて、第１の積分コンデンサC₁の電荷は
第４のスイツチS₄、第１の積分コンデンサC₁、
抵抗R₁、入力ライン４、及び第７のスイツチS₇
から成る放電回路によつて放出される。第２の積
分コンデンサC₂の電荷は抵抗R₁と第７のスイツ
チS₇とを通して放出される。この実施例の積分器
３はオフセツト電圧を記憶するコンデンサCzを
有するので、第６のスイツチS₆のオン期間にコン
デンサCzは初期状態に於ける直流増幅器９ａの
出力電圧Vzを保持する。

第２図の第１の時点t₁で、第１及び第５のスイ
ツチS₁及びS₅がオンになり、残りの５つのスイツ
チS₂，S₃，S₄，S₆及びS₇がオフになると、入力端
子２から被測定電圧−Viの供給が開始される。
互いに並列に接続された２つのコンデンサC₁及
びC₂は積分抵抗R₁を通つて流れる電流−Vi／R₁
によつて充電される。即ち、被測定電圧−Viが
平坦な電圧であれば、この被測定電圧−Viが積
分されて、演算増幅器９の出力電圧は第２図Ａに
示すように正方向にViに比例した傾斜で増大す
る。一方、反転増幅器として機能する直流増幅器
９ａは大きな増幅度を有するので、飽和動作とな
り、その出力電圧は第２図Ｂに示す如くとなる。
第１の時点t₁から第２の時点t₂までの予め定めら
れた一定期間Tiはカウンタ１５が第２図Ｃに示
すクロツクパルスの所定量を計数することによつ
て決定される。この予め決められた一定期間Ti
に第１及び第２の積分コンデンサC₁及びC₂に蓄
積された総電荷量Ｑは次の式(1)で表される。

Ｑ＝Vi／R₁Ti ……(1) 予め決められた一定期間Tiが終了する第２の
時点t₂になると、第２図Ｄに示す如く第１のスイ
ツチS₁はオフに制御され、第２図Ｅに示す如く第
２のスイツチS₂がオンに制御される。この結果、
第１の基準電圧源６の電圧＋Vr₁に対応した電流
＋Vr₁／R₁が積分器３に供給される。第１の基準
電圧＋Vr₁の極性は被測定電圧−Viの極性と反対
であるので、演算増幅器９の出力電圧が−Vr₁に
比例した傾斜で初期値に向つて減少する。直流増
幅器９ａの出力電圧が第２図Ｂに示す如く第１の
コンパレータ１１の検出レベル−Vcに達すると、
このコンパレータ１１の出力が第２図Ｋに示す如
く高レベルに反転する。制御回路１４は第２図Ｋ
に示す検出信号に応答して第３時点t₃で第２図Ｅ
に示す如く第２のスイツチS₂をオフに制御する。
同時に、制御回路１４は第２図Ｈに示す如く第５
のスイツチS₅をオフに制御し、これに代つて第２
図Ｇに示す如く第４のスイツチS₄をオンに制御す
る。第３の時点t₃に於ける第２、第４及び第５の
スイツチS₂，S₄及びS₅の切り換えは、検出レベル
−Vcの検出信号のみに同期して行われず、クロ
ツクパルスに同期して行われる。即ち、第２図Ｋ
に示す−Vcの検出信号が発生した後に、発生す
る第２図Ｃのクロツクパルスに同期して、第２、
第４及び第５のスイツチS₂，S₄及びS₅の切換え制
御信号が発生する。このため、第１の基準電圧＋
Vr₁を供給している期間Tr₁を正確に測定するこ
とが可能になる。この第１の基準電圧＋Vr₁を供
給している期間Tr₁に於ける第１及び第２の積分
コンデンサC₁及びC₂の電荷放出量Q₁は次の式(2)
で示される。

Q₁＝Vr₁／R₁Tr₁ ……(2) 第３の時点t₃で第１の積分コンデンサC₁が演算
増幅器９の出力端子から切り離され、これに代つ
て第４のスイツチS₄を通してグランドに接続され
ると、第１の積分コンデンサC₁の電荷が第２の
積分コンデンサC₂に移動する。この電荷の移動
を次に詳しく述べる。第２図の時点t₃から時点t₄
までの期間Tcに於いては、第４のスイツチS₄の
みがオンである。このため、第１の積分コンデン
サC₁の電荷は第２の積分コンデンサC₂のみに移
動する。演算増幅器９はその反転入力端子の電位
がその非反転入力端子の電位に等しくなるように
動作する。この結果、第１の積分コンデンサC₁
の両端の電圧は初期状態におけるその値に等しく
なる。第１の積分コンデンサC₁の全部の電荷が
第２の積分コンデンサC₂に移動すれば、演算増
幅器９の出力電圧が時点t₃の電圧＋Vc′のC₁＋C₂／C₂ 倍に増大する。

第１の積分コンデンサC₁の電荷が第２の積分
コンデンサC₂に移動するために必要な時間以上
に設定された期間Tcが過ぎると、第２図Ｆに示
す如く第４の時点t₄で第３のスイツチS₃がオンに
なる。これにより、第２の基準電圧源８の第２の
基準電圧＋Vr₂に対応した電流＋Vr₂／R₁が積分
器３に供給される。第２の基準電圧＋Vr₂は第１
の基準電圧＋Vr₁よりも低い値であるので、演算
増幅器９の出力電圧はゆつくりした傾きで減少す
る。第５の時点t₅で演算増幅器９の出力電圧及び
直流増幅器９ａの出力電圧が初期値になれば、第
２のコンパレータ１３の出力が第２図Ｌに示す如
く高レベルに反転する。制御回路１４は第２図Ｌ
の時点t₅の信号を受け取つて、第３のスイツチS₃
をオフ、第６及び第７のスイツチS₆及びS₇をオン
に制御する。この結果、第１の時点t₁よりも前の
期間の状態と同一な初期状態が設定され、次のア
ナログ・デジタル変換が可能になる。

カウンタ１５は第２の時点t₂から第３の時点t₃
までの期間Tr₁に於けるクロツクパルスの数を計
数し、演算回路１７へ送出する。又第４の時点t₄
から第５の時点t₅までの期間Tr₂に於けるクロツ
クパルスの数を計数し演算回路１７へ送出する。

第２の基準電圧＋Vr₂が積分されている期間
Tr₂に於ける電荷放出量Q₂は次の式(3)で表わされ
る。

Q₂＝Vr₂／R₁Tr₂ ……(3) 期間Tiに於ける被測定電圧−Viに基づく総電
荷蓄積量Ｑは電荷放出量Q₁及びQ₂を加算したも
のに等しいから次式(4)が成立する。

Ｑ＝Q₁＋Q₂ ……(4) 式(1)〜(4)より被測定電圧−Viは次の式(5)で表
わされる。

−Vi＝−（Vr₁／TiTr₁＋Vr₂／TiTr₂） ……(5) 式(5)に於いて、Ti、Vr₁及びVr₂は既知であり、
Tr₁及びTr₂はカウンタ１５で計数したクロツク
パルス数に対応する。このため、演算回路１７に
て期間Tr₁のクロツクパルスの数に係数Vr₁／Tiを乗 じ、期間Tr₂のクロツクパルスの数に係数Vr₂／Tiを 乗じ、これ等を加算することにより被測定電圧−
Viをデジタル形式で得ることが出来る。この被
測定電圧−Viは式(5)から明らかなように、第１
及び第２の積分コンデンサC₁及びC₂の値に無関
係に決定される。

第１図に於いて、過大な被測定電圧−Viが予
め決められた期間Tiで積分器３に供給されると、
第１及び第２の積分コンデンサC₁及びC₂の電荷
蓄積量が大になる。第４図は上述の過大な被測定
電圧が積分器３に供給された時の第１図のＡ〜Ｌ
点の状態を示す。この場合、時点t₂に於ける演算
増幅器９の出力電圧は第２図Ａよりも高くなる。
t₂時点から第１の基準電圧＋Vr₁の積分を開始す
ると、演算増幅器９の出力電圧は低下しはじめ
る。しかし、時点t₂に於ける出力電圧が高いため
に、直流増幅器９ａの出力電圧は検出レベル−
Vcに短時間の内に達しない。もし、直流増幅器
９ａの出力電圧が検出レベル−Vcに達するまで、
第１の基準電圧＋Vr₁の供給を継続すれば、アナ
ログ・デジタル変換速度が遅くなる。第１の基準
電圧Vr₁を供給している期間Tr₁が予め決められ
た期間T₀を越えたことが第３図に示す比較回路
１８によつて検出されると、直流増幅器９ａの出
力電圧が検出レベル−Vcに達する前に、第２の
スイツチS₂及び第５のスイツチS₅がオフに制御さ
れ、第４のスイツチS₄、第６のスイツチS₆及び第
７のスイツチS₇がオンに制御される。この結果、
積分入力ライン４は第７のスイツチS₇を通してグ
ランドに接続され、第１の積分コンデンサC₁は
演算増幅器９の出力端子から第５のスイツチS₅に
よつて切り離され、これに代つて第４のスイツチ
S₄を通してグランドに接続される。このため、第
１の積分コンデンサC₁の電荷は時定数C₁R₁で放
出される。また、直流増幅器９ａの出力端子が第
６のスイツチS₆を通してコンデンサCzに接続さ
れる。これにより、第１図のアナログ・デジタル
変換器は初期状態に設定され、次のアナログ・デ
ジタル変換が短時間後に可能になる。

上記の初期状態の設定の時に、放電時間を短か
くするため次の変換を開始するまでの間抵抗R₁
を短絡する事も出来る。また第１の積分用コンデ
ンサC₁の初期値は０であり、且つ演算増幅器９
の帰還ループから切り離されているので、次の変
換を開始するまでの間第１の積分コンデンサC₁
を短絡する事も出来る。

第１図のアナログ・デジタル変換器は、直流増
幅器９ａ、第６のスイツチS₆、及び初期値記憶用
コンデンサCzを有しているので、初期状態が設
定された時に、コンデンサCzに直流増幅器９ａ
の出力電圧が充電される。このため、コンデンサ
Czの充電電圧Vzが演算増幅器９のオフセツト電
圧の補償及びドリフトの補償に寄与する。この種
のオフセツト電圧及びドリフト補償は、例えば、
1975年10月21日に再発行された米国特許Re28579
号明細書等で公知である。

変形例 本発明は上述の実施例に限定されるものではな
く、例えば次のような変形例が可能なものであ
る。

(A) 第５図に示す変形例に係わる変換器は、積分
器３の入力ラインに前置増幅器２０を有する。
また、１つの基準電圧源２１と第２図の期間
Tr₁及びTr₂に対応してオンになるスイツチS₈
を有する。増幅器２０の出力端子と演算増幅器
９との間に、スイツチS₉と抵抗R₁とから成る
回路及びスイツチS₁₀と抵抗R₂とから成る回路
が接続されている。この第５図では、第２図の
期間TiにスイツチS₁及びS₉がオンとなり、R₁
を通して被測定電圧Viに対応した電流が供給
される。期間Tr₁にはスイツチS₈及びS₉がオン
になつて、＋Ｖ／R₁で決まる第１の基準入力が
供給される。期間TcではスイツチS₉，S₁₀がオ
フにされる。期間Tr₂はスイツチS₈及びS₁₀が
オンになり、＋Ｖ／R₂で決定された第２の基準
入力が供給される。初期状態を設定する時には
スイツチS₄，S₆，S₇，S₉がオンになる。その他
の動作及び構成は、第１図と同一である。

(B) 第６図の変形例は、第５図の一部を変えたも
のである。第６図では第４のスイツチS₄がグラ
ンドに接続されずに、前置増幅器２０の出力端
子に接続されている。この回路のスイツチS₈，
S₉，S₁₀は第５図と同様なタイミングで動作す
る。またスイツチS₇は期間Tcに於いてもオン
になる。従つて、第１の積分コンデンサC₁の
電荷を第２の積分コンデンサC₂に移動させる
時には、スイツチS₄，S₇がオン、スイツチS₅，
S₉，S₁₀がオフとなる。第４図に示すタイミン
グチヤートの時点t₃以後、及び初期状態設定時
にはスイツチS₄，S₇，S₉がオンにされる。この
ため第１の積分コンデンサC₁の電荷はスイツ
チS₄，S₉と抵抗R₁の回路で放出される。

(C) 第７図の回路は第５図のコンデンサCzを演
算増幅器９の反転入力端子に直列に接続し、且
つ第１図に示す直流増幅器９ａを非反転増幅器
としたものである。この第７図の各スイツチの
オン・オフのタイミングは第５図と同一であ
る。

(D) 被測定電圧の極性を正にし、基準電圧の極性
を負にしてもよい。

(E) 直流増幅器９ａの増幅度を大にして、この出
力電圧が初期値に達したことによつて第２図の
時点t₅を検出してもよい。即ち第２のコンパレ
ータ１３と増幅器９ａとを同一の演算増幅器で
構成してもよい。

(F) スイツチS₄，S₇及びコンデンサCzの一端を
接地せずに、一定の電圧を付与するようにして
もよい。またコンパレータ１３の反転入力端子
に初期値に対応する一定の電圧を与えてもよ
い。

(G) 期間Tr₁のクロツクパルスの周期を、期間
Tr₂のクロツクパルスの周期と異なるものにし
てもよい。

(I) 被測定電圧−Viのレベルが極めて低い時に
は、第２図のt₂時点で第１の積分コンデンサC₁
の電荷を第２の積分コンデンサC₂に移動させ
てもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わるアナログ・デ
ジタル変換器を示す回路図、第２図は第１図のア
ナログ・デジタル変換器の正常動作時に於ける第
１図のＡ〜Ｌ点の状態を示す波形図、第３図は第
１図の制御回路の一部を原理的に示すブロツク
図、第４図は第１図のアナログ・デジタル変換器
の過大被測定電圧が入力した時のＡ〜Ｌ点の状態
を示す波形図、第５図、第６図、及び第７図は変
形例の変換器の一部を示す回路図である。 １……被測定電圧供給回路、３……積分器、５
……第１の基準入力供給回路、６……第１の基準
電圧源、７……第２の基準入力供給回路、８……
第２の基準電圧源、９……演算増幅器、９ａ……
直流増幅器、１０……電荷移動回路、１１……第
１のコンパレータ、１３……第２のコンパレー
タ、１５……カウンタ、１６……クロツクパルス
発生器、S₁〜S₇……スイツチ、C₁……第１の積
分コンデンサ、C₂……第２の積分コンデンサ、
R₁……積分抵抗、Cz……オフセツト電圧補償用
コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 第１及び第２の積分コンデンサを有する積分
   器を用意し、前記第１の積分コンデンサを前記積
   分器から実質的に切り離し且つ放電状態として前
   記積分器の初期状態を設定すること、 前記第１の積分コンデンサを前記第２の積分コ
   ンデンサに並列に接続し且つ前記第１及び第２の
   積分コンデンサによつて一方の極性の被測定電圧
   を予め決められた一定期間のみ積分すること、 前記被測定電圧の積分の終了後に前記第１及び
   第２の積分コンデンサによつて前記一方の極性と
   逆の他方の極性の第１の基準入力を積分するこ
   と、 前記第１の基準入力の積分を進めることによつ
   て前記積分器の出力電圧が所定検出レベルに達し
   た時点を検出すること、 前記所定検出レベルに達した時点の検出信号に
   応答して前記第１の積分コンデンサの電荷を前記
   第２の積分コンデンサに移動させ且つ前記第１の
   積分コンデンサを前記積分器から実質的に切り離
   すこと、 前記電荷の移動が終了した後に前記第２の積分
   コンデンサによつて第２の基準入力を積分するこ
   と、 前記第２の基準入力の積分を進めることによつ
   て前記積分器の出力電圧が前記初期状態の前記積
   分器の出力電圧に達した時点を検出すること、 前記第１の基準入力を積分している期間及び前
   記第２の基準入力を積分している期間においてク
   ロツクパルスをカウンタで計数すること、 を含んで前記被測定電圧に対応したデジタル出力
   を前記カウンタの計数出力に基づいて得るアナロ
   グ・デジタル変換方法に於いて、 前記第１の基準入力を積分している期間が予め
   決められた期間を越えたか否かを判定すること、 前記第１の基準入力を積分している期間が前記
   予め決められた期間を越えたことが判定された時
   に前記第１の積分コンデンサを前記積分器から実
   質的に切り離し且つ放電状態として前記初期状態
   を設定すること、 を有するアナログ・デジタル変換方法。 ２ 前記積分器は、 増幅器と、 前記増幅器の入力端子と出力端子との間にスイ
   ツチを介して接続された第１の積分コンデンサ
   と、 前記入力端子と前記出力端子との間に固定的に
   接続された第２の積分コンデンサと、 から成るものである特許請求の範囲第１項記載の
   アナログ・デジタル変換方法。 ３ 前記第１の積分コンデンサを前記積分器から
   実質的に切り離し且つ放電状態として前記初期状
   態を設定することは、前記第１の積分コンデンサ
   の前記増幅器の出力側の端を前記増幅器から切り
   離してグランドに接続し、前記積分器の入力をグ
   ランドに接続し、前記増幅器にオフセツト電圧補
   償電圧を与えることである特許請求の範囲第２項
   記載のアナログ・デジタル変換方法。 ４ 前記第１の基準入力は第１の基準電圧であ
   り、前記第２の基準入力は第２の基準電圧である
   特許請求の範囲第１項又は第２項又は第３項記載
   のアナログ・デジタル変換方法。 ５ 前記第１の基準入力は第１の基準電流であ
   り、前記第２の基準入力は第２の基準電流である
   特許請求の範囲第１項又は第２項又は第３項記載
   のアナログ・デジタル変換方法。 ６ 前記第１の積分コンデンサは前記第２の積分
   コンデンサよりも大きな容量を有するものである
   特許請求の範囲第１項又は第２項又は第３項又は
   第４項又は第５項記載のアナログ・デジタル変換
   方法。