JPS6364918B2 - - Google Patents

Info

Publication number
JPS6364918B2
JPS6364918B2 JP56155173A JP15517381A JPS6364918B2 JP S6364918 B2 JPS6364918 B2 JP S6364918B2 JP 56155173 A JP56155173 A JP 56155173A JP 15517381 A JP15517381 A JP 15517381A JP S6364918 B2 JPS6364918 B2 JP S6364918B2
Authority
JP
Japan
Prior art keywords
conductor pattern
substrate
hole
conductor
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56155173A
Other languages
English (en)
Other versions
JPS5856499A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15517381A priority Critical patent/JPS5856499A/ja
Publication of JPS5856499A publication Critical patent/JPS5856499A/ja
Publication of JPS6364918B2 publication Critical patent/JPS6364918B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、絶縁性基板の表面および裏面に互い
に電気的に接続された導体パターンを形成してな
る厚膜回路基板の製造方法に関する。
近年、様々な分野において電子機器の小径軽量
化、高信頼性化の要求が益々高まつており、プリ
ント配線基板上にDIP型ICパツケージを搭載する
ような従来からの実装方法では、その要求を十分
に満足させることができなくつてきている。この
ような要求を満足するための一方法として、例え
ばアルミナセラミツク等の絶縁性基板上に導体ペ
ーストと絶縁体ペーストを印刷、乾燥、焼成する
ことにより積層する所謂厚膜回路基板を形成し、
その上にICチツプ等のチツプ部品を直接搭載し
全体をシーリングする、所謂マルチチツプパツケ
ージング技術が開発されつつある。
このような厚膜回路基板において、今までは基
板の表面のみ配線層を形成していたが、高集積
化、多機能化の要求が高まるにつれ基板の裏面に
も配線層を形成する必要が生じて来た。例えば基
板の表面には厚膜抵抗体による発熱素子を形成
し、裏面には、その発熱素子の駆動回路を構成す
るICチツプを搭載したり、あるいは基板表面お
よび裏面の双方にチツプ部品を搭載したりするこ
とが考えられる。この際、新たに問題となつてく
るのは、基板表面に形成される導体パターンと裏
面に形成される導体パターンとの電気的接続をい
かなる方法で行なうかということである。
この電気的接続を実現する方法として従来、第
1図aに示すように、例えば50μ〜200μの内径を
有する通孔2を形成したアルミナセラミツク等の
絶縁性基板1にスキージゴム3で厚膜導体ペース
ト4を塗り付けて通孔2内にすり込み、乾燥、焼
成の後、第1図bに示すように基板1の表面およ
び裏面に導体ペーストをスクリーン印刷法等で印
刷し乾燥、焼成して厚膜により導体パターン5,
6を形成し、導体パターン5と6とを電気的に接
続する方法がとられていた。
しかしながら、このような方法では導体パター
ン5と6との電気的接続が必ずしも第1図bのA
の如く正しく行なわれず、Bの如き接続不良事
故、あるいはCの如ぎ導体パターン5と6との電
気的接続はなされているが、通孔2が塞がつてい
ないため基板1の表面側と裏面側とでは気密性が
全く無く、例えば基板1の表面にチツプ部品を実
装しメタルキヤツプ等にて気密封止しようとして
も、何等気密封止した効果が得られないという気
密性不良事故等がしばしば発生する。しかも、基
板1の厚さが機械的強度の要求により増した場合
は、スキージゴム3等で導体ペースト4を通孔2
内にすり込む作業は極めて困難となり、導体パタ
ーン5と6との電気的接続を達成することはほと
んど不可能となることが予想される。
一方、このような問題を解決するため、特開昭
52−74871号公報に示されるように通孔に金属線
(導電部材)を挿入して基板の表裏面の導体パタ
ーンを接続する方法が提案されている。ところ
が、特開昭52−74871号公報の例では導体パター
ンが形成された基板を表面平滑性に良い基台上に
置き、その状態で通孔に金属線および導電ペース
トを挿入する方法をとつているため、導体ペース
トが通孔内に基板の表面から裏面まで完全に挿入
されないと、金属線と裏面側の導体パターンとの
電気的接続がなされない。
従つて、特に通孔の径が小さい場合や基板が厚
い場合は、第1図で説明したのと同時に、表裏両
面の導体パターンの電気的接続を確実に行なうこ
とが難しいという問題がある。
本発明はこのような事情に鑑みてなされてもの
ので、その目的とするところは、基板の表面に形
成される導体パターンと裏面に形成される導体パ
ターンとの電気的接続を作業性よく容易にかつ確
実に行なうことが可能な厚膜回路基板の製造方法
を提供することにある。
本発明は、まず通孔を有する基板の裏面に通孔
の開口部を塞ぐようにあるいはこの開口部に一部
が突出するように厚膜により導体パターンを形成
した後、基板の表面側から金属線を挿入し、次い
で基板の表面側に厚膜により導体パターンを形成
して、両導体パターンの電気的接続を行なうこと
を特徴としている。この方法によれば、金属線を
基板両面の導体パターンの形成後導体ペーストと
ともに挿入する場合のような金属線の位置ずれや
脱落がなく、作業性が向上するとともに、導体ペ
ーストが通孔内に完全に挿入されなくともよいの
で電気的接続の信頼性をより一層向上させること
ができるという利点がある。
以下、図面を参照して本発明の実施例を説明す
る。第2図は本発明に係る厚膜回路基板の基本構
成を示す図である。11は通孔12を有するアル
ミナセラミツク等の絶縁性基板であり、その表面
および裏面にAu,Ag,Ni等の厚膜により導体パ
ターン13,14が形成されている。そして、通
孔12に通孔12の径よりわずかに小さい径を有
し、基板11の厚さよりわずかに短い長さを有す
る金属線15が挿入され、この金属線15によつ
て導体パターン13と14とが電気的に接続され
ている。
次に、この厚膜回路基板の本発明に基く製造方
法を第3図を用いて説明する。まず第3図aに示
すように、通孔12を有するアルミナセラミツク
等の絶縁性基板11の裏面にスクリーン印刷法等
によりAu,Ag,Ni等の導体ペーストを印刷し、
乾燥、焼成することによつて、導体パターン14
を厚膜により形成する。この際、通孔12の径の
大きさにより導体パターン14の形状は種々異な
つてくる。
すなわち、通孔12の径が比較的小さい場合
は、Aの如く導体パターン14は比較的表面が平
坦となり、またもう少し通孔12の径が増すと、
Bの如く導体パターン14は表面の中央部に窪み
を持つたものとなり、さらに通孔12の径が大き
くなると、Cの如く通孔12の中央部には裏面導
体パターン14は入り込まず、通孔12の基板1
1裏面側開口部に一部が突出した形で導体パター
ン14が形成される。Cの場合、印刷回数を適度
に調整するかあるいはスクリーンエマルジヨン厚
を適度に調整することにより、通孔12の開口部
への導体パターン14の突出長を適当に長くする
ことが可能である。
次に、第3図bに示すように通孔12の径より
もわずかに小さな径を有し、基板11の厚さより
もわずかに短い長さを有する金属線15を通孔1
2に基板11の表面側から挿入する。この場合、
金属線15の下端は導体パターン14の通孔12
に突出した部分によつて機械的に支持され、かつ
導体パターン14と電気的に接続されることにな
る。
そして、次に第3図cに示すように基板11の
表面に導体パターン13を導体パターン14と同
様の工程で厚膜により形成する。この導体パター
ン13は金属線15の上端に電気的に接続される
ため、結局、導体パターン13と14とは金属線
15を介して電気的に接続されることになる。こ
の場合、導体パターン13の形成時に導体ペース
トが通孔12に入り込まなくとも確実な接続がで
きるのが先に述べた特開昭52−74871号公報のも
のと大きく異なる。
なお、通孔12の径が比較的大きい場合は、C
の如く導体パターン13あるいは14の表面形状
はかなり凹凸があるため、第3図dに示すように
導体パターン13あるいは14の上に再度、導体
パターン16あるいは17をスクリーン印刷法等
で印刷し、乾燥、焼成を行なうことにより形成し
て、表面形状を平坦な状態にしてもよい。
このように、本発明によれば厚膜により基板の
表面に形成される導体パターンと裏面に形成され
る導体パターンとの電気的接続を容易に、かつ接
続不良事故を生じることなく確実に行なうことが
できる。しかも、通孔が完全に塞がれるので、基
板の表面側と裏面側との気密性が保たれ、基板上
に実装するチツプ部品等をメタルキヤツプ等で気
密封止する場合、有利である。さらに、金属線は
基板の裏面に先に形成された導体パターンによつ
て挿入時に位置決めされるため、その位置ずれや
脱落のおそれがなく、この点も作業性の向上、電
気的接続の確実化に寄与する。
なお、本発明において使用する金属線の材料は
導体パターンと同一部材であAu線、Ag線、Ni線
あるいはCu線等であることが好ましいが、導体
ペースト焼成時の熱による導体ペーストとのヌレ
性および電気伝導性等が劣化することのない金属
線であれば、必らずしも導体パターンと同一材料
でなくともよい。
第4図は本発明の他の実施例を示したもので、
多層配線型の厚膜回路基板に適用した例である。
すなわち、基板11の表面および裏面に絶縁体層
21と配線導体層22が厚膜により交互に多層に
積層形成され、その上に導体パターン13,14
が形成されている。このように、導体パターン1
3,14は基板11の面に直接でなく、多層配線
を介して形成されていてもよい。この場合、金属
線15としては、基板11の厚さに表面および裏
面の幾層かの絶縁体層21および導体層22の厚
さを加えた全体の厚さより、わずかに短かい長さ
のものを用いればよい。
【図面の簡単な説明】
第1図a,bは従来の厚膜回路基板の製造工程
とその構造を示す断面図、第2図は本発明の一実
施例に係る厚膜回路基板の断面図、第3図a〜d
はその製造工程を示す断面図、第4図は本発明の
他の実施例を示す断面図である。 11……絶縁性基板、12……通孔、13,1
4……導体パターン、15……金属線、21……
絶縁体層、22……配線導体層。

Claims (1)

    【特許請求の範囲】
  1. 1 通孔を有する絶縁性基板の裏面に、前記通孔
    の開口部を塞ぐようにあるいはこの開口部に一部
    が突出するように厚膜により導体パターンを形成
    した後、前記通孔に前記基板の表面側より該基板
    の厚さに比較して長さの短い金属線を挿入し、次
    いで前記基板の表面に厚膜により導体パターンを
    形成して、前記基板の表面に形成される導体パタ
    ーンと裏面に形成される導体パターンとを前記金
    属線を介して電気的に接続することを特徴とする
    厚膜回路基板の製造方法。
JP15517381A 1981-09-30 1981-09-30 厚膜回路基板の製造方法 Granted JPS5856499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15517381A JPS5856499A (ja) 1981-09-30 1981-09-30 厚膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15517381A JPS5856499A (ja) 1981-09-30 1981-09-30 厚膜回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5856499A JPS5856499A (ja) 1983-04-04
JPS6364918B2 true JPS6364918B2 (ja) 1988-12-14

Family

ID=15600087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15517381A Granted JPS5856499A (ja) 1981-09-30 1981-09-30 厚膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS5856499A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189696A (ja) * 1985-02-18 1986-08-23 新光電気工業株式会社 多層セラミツク配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467673A (en) * 1977-11-09 1979-05-31 Hitachi Ltd Connector for multilayer print board
JPS5585097A (en) * 1978-12-22 1980-06-26 Fujitsu Ltd Method of fabricating multilayer circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467673A (en) * 1977-11-09 1979-05-31 Hitachi Ltd Connector for multilayer print board
JPS5585097A (en) * 1978-12-22 1980-06-26 Fujitsu Ltd Method of fabricating multilayer circuit board

Also Published As

Publication number Publication date
JPS5856499A (ja) 1983-04-04

Similar Documents

Publication Publication Date Title
EP0266210B1 (en) Electronic apparatus comprising a ceramic substrate
US5383093A (en) Hybrid integrated circuit apparatus
US4472762A (en) Electronic circuit interconnection system
EP0052920A2 (en) Electronic circuit interconnection system
US4546406A (en) Electronic circuit interconnection system
CA2412030C (en) Perimeter anchored thick film pad
US7417318B2 (en) Thick film circuit board, method of producing the same and integrated circuit device
JPS6364918B2 (ja)
JPH0210571B2 (ja)
JPS5914894B2 (ja) セラミツクパツケ−ジ
JP2722451B2 (ja) 半導体装置
JP2003282795A (ja) 配線基板
JPS5999794A (ja) 厚膜回路装置
JPH0636601Y2 (ja) 回路基板
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JPH02201945A (ja) 表面実装型半導体装置
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JPH0361358B2 (ja)
JP2710492B2 (ja) 多層印刷配線基板の製造方法
JPS6244536Y2 (ja)
JP3931360B2 (ja) 厚膜多層基板
JPH02135764A (ja) 電子部品搭載用基板
JPH0221156B2 (ja)
JPH0521934A (ja) 混成集積回路用基板およびその製造方法