JPS6363867B2 - - Google Patents
Info
- Publication number
- JPS6363867B2 JPS6363867B2 JP10876180A JP10876180A JPS6363867B2 JP S6363867 B2 JPS6363867 B2 JP S6363867B2 JP 10876180 A JP10876180 A JP 10876180A JP 10876180 A JP10876180 A JP 10876180A JP S6363867 B2 JPS6363867 B2 JP S6363867B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- signal
- waveform
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
本発明は故障検出装置に係り、特に負荷の電源
開閉に半導体スイツチング素子を使用した負荷駆
動装置に適用するに好適な故障検出装置に関す
る。
開閉に半導体スイツチング素子を使用した負荷駆
動装置に適用するに好適な故障検出装置に関す
る。
一般に、負荷駆動装置は第1図のブロツク図に
示す如き構成を有する。同図中1は出力接点S1,
S2を介して直流または交流の駆動用電源2と負荷
3の回路を接続または遮断する負荷駆動回路、4
は制御信号100によつて前記負荷駆動回路1を
制御する制御回路である。
示す如き構成を有する。同図中1は出力接点S1,
S2を介して直流または交流の駆動用電源2と負荷
3の回路を接続または遮断する負荷駆動回路、4
は制御信号100によつて前記負荷駆動回路1を
制御する制御回路である。
かかる構成に於いて、負荷駆動回路1は駆動用
電源2と負荷3の間に直列に挿入される出力接点
S1,S2を有し、制御回路4等からの制御信号10
0によつて負荷3に対する駆動用電源2の供給ま
たは遮断を行うものであり、各種プラトンにおい
て広く使用されている。ここで、負荷3とは一般
に電力を機械力その他に変換する装置を総称する
ものである。そして、負荷駆動回路1は電気的2
位置信号を機械的またはその他の2位置動作に変
換する上で欠くことのできないものであり、制御
信号100によつて確実に負荷3を駆動すること
が要求される。
電源2と負荷3の間に直列に挿入される出力接点
S1,S2を有し、制御回路4等からの制御信号10
0によつて負荷3に対する駆動用電源2の供給ま
たは遮断を行うものであり、各種プラトンにおい
て広く使用されている。ここで、負荷3とは一般
に電力を機械力その他に変換する装置を総称する
ものである。そして、負荷駆動回路1は電気的2
位置信号を機械的またはその他の2位置動作に変
換する上で欠くことのできないものであり、制御
信号100によつて確実に負荷3を駆動すること
が要求される。
この様な負荷駆動装置は特に安全性を要求され
る原子力プラトン等にも多数使用されており、負
荷駆動回路1の信頼度はプラント全体の安全性に
密接に関係している。信頼性を向上させるために
高信頼度部品の採用、冗長化等に配慮が払われる
が、適切な頻度および方法で負荷駆動回路の健全
性を確認し回路の不良を早期に発見することも信
頼性向上のための非常に重要な手段である。
る原子力プラトン等にも多数使用されており、負
荷駆動回路1の信頼度はプラント全体の安全性に
密接に関係している。信頼性を向上させるために
高信頼度部品の採用、冗長化等に配慮が払われる
が、適切な頻度および方法で負荷駆動回路の健全
性を確認し回路の不良を早期に発見することも信
頼性向上のための非常に重要な手段である。
従来、負荷駆動回路1はリレーを用いて構成さ
れていたが、近年半導体技術の進歩により半導体
スイツチング素子を用いて構成される場合が多く
なつてきた。しかしながら、半導体スイツチング
素子は出力接点が1組しかとれずその出力接点は
駆動用電源2の開閉に使用してしまうため、健全
性の確認という立場から動作確認信号がとれず、
しかも無接点であるため目視による確認ができな
い等の不具合がある。
れていたが、近年半導体技術の進歩により半導体
スイツチング素子を用いて構成される場合が多く
なつてきた。しかしながら、半導体スイツチング
素子は出力接点が1組しかとれずその出力接点は
駆動用電源2の開閉に使用してしまうため、健全
性の確認という立場から動作確認信号がとれず、
しかも無接点であるため目視による確認ができな
い等の不具合がある。
このため、この様な半導体スイツチング素子を
用いた負荷駆動装置には、従来第2図のブロツク
図に示すような故障検出装置が用いられて来た。
ちなみに、第2図中7は負荷3の駆動時にその両
端に発生する電圧VLを検出する動作検出回路、
6は故障診断用の診断パルス101を発生するパ
ルス発生回路、5は制御回路4からの制御信号1
00と前記診断パルス101の重畳信号である駆
動信号102を出力する入力回路、8は前記駆動
信号102と動作検出回路7の検出信号103を
比較し、その結果を比較信号104として出力す
る比較回路である。
用いた負荷駆動装置には、従来第2図のブロツク
図に示すような故障検出装置が用いられて来た。
ちなみに、第2図中7は負荷3の駆動時にその両
端に発生する電圧VLを検出する動作検出回路、
6は故障診断用の診断パルス101を発生するパ
ルス発生回路、5は制御回路4からの制御信号1
00と前記診断パルス101の重畳信号である駆
動信号102を出力する入力回路、8は前記駆動
信号102と動作検出回路7の検出信号103を
比較し、その結果を比較信号104として出力す
る比較回路である。
かかる構成に於いて、制御回路4からの制御信
号100は入力回路5において診断パルス発生回
路6からの診断パルス101と重畳され駆動信号
102となる。通常、この駆動信号102は、 (102)=(100)(101) …(1) と表わされる。ここで、は排他的論理和を示
す。一方、負荷駆動回路1はこの重畳信号102
により出力接点S1,S2の開閉を行うが、この時動
作検出回路7により負荷3の両端電圧VLが論理
的な動作検出信号103に変換され出力される。
この動作検出信号103は比較回路8で駆動信号
102と比較され、比較結果信号104として出
力される。通常この比較結果信号104は (104)=(102)(103) …(2) と表わされる。したがつて、駆動信号102が
“1”のとき負荷駆動回路1が出力接点S1,S2を
閉として負荷3と駆動用電源2を接続し、一方動
作検出回路7が負荷端電圧をVLとしたとき1VL1
>0で動作検出信号103が“1”となるような
特性であれば、診断パルス101が“1”の場
合、制御信号100に無関係に、動作が正常なら
ば比較結果信号104は“0”、正常でないなら
ば比較結果信号104は“1”となる。すなわ
ち、診断パルス101を“1”とした時の比較結
果信号104の値により負荷駆動回路1の健全性
が確認できる。
号100は入力回路5において診断パルス発生回
路6からの診断パルス101と重畳され駆動信号
102となる。通常、この駆動信号102は、 (102)=(100)(101) …(1) と表わされる。ここで、は排他的論理和を示
す。一方、負荷駆動回路1はこの重畳信号102
により出力接点S1,S2の開閉を行うが、この時動
作検出回路7により負荷3の両端電圧VLが論理
的な動作検出信号103に変換され出力される。
この動作検出信号103は比較回路8で駆動信号
102と比較され、比較結果信号104として出
力される。通常この比較結果信号104は (104)=(102)(103) …(2) と表わされる。したがつて、駆動信号102が
“1”のとき負荷駆動回路1が出力接点S1,S2を
閉として負荷3と駆動用電源2を接続し、一方動
作検出回路7が負荷端電圧をVLとしたとき1VL1
>0で動作検出信号103が“1”となるような
特性であれば、診断パルス101が“1”の場
合、制御信号100に無関係に、動作が正常なら
ば比較結果信号104は“0”、正常でないなら
ば比較結果信号104は“1”となる。すなわ
ち、診断パルス101を“1”とした時の比較結
果信号104の値により負荷駆動回路1の健全性
が確認できる。
また、一般に第2図の故障検出装置と共に用い
られる負荷駆動回路1は第3図のブロツク図に示
すように構成される。第3図中9はトリガ回路部
であり、10は前記トリガ回路部9によりターン
オンまたはターンオフさせられる双方向性サイリ
スタである。
られる負荷駆動回路1は第3図のブロツク図に示
すように構成される。第3図中9はトリガ回路部
であり、10は前記トリガ回路部9によりターン
オンまたはターンオフさせられる双方向性サイリ
スタである。
かかる構成に於いて、駆動信号102はトリガ
回路部9に入力され、トリガ回路部9は双方向性
サイリスタ10をターンオンまたはターンオフさ
せ出力接点S1,S2の開閉を行う。
回路部9に入力され、トリガ回路部9は双方向性
サイリスタ10をターンオンまたはターンオフさ
せ出力接点S1,S2の開閉を行う。
しかしながら、この様な構成によれば故障検出
装置およびそれと共に使用される負荷駆動回路に
は以下に示す不具合点がある。つまり、サイリス
タ10を使用するため駆動用電源2は交流に限定
され、また駆動信号102の変化と出力接点S1,
S2の状態変化には最大、駆動用電源2の交流周期
の約1/2の遅れがあるため、駆動信号102の変
化が駆動用電源2の正または負側半周期以内で終
了した場合には出力接点S1,S2の状態が変化せ
ず、したがつて診断パルス101の巾は周期に比
べてあまり短くできない。
装置およびそれと共に使用される負荷駆動回路に
は以下に示す不具合点がある。つまり、サイリス
タ10を使用するため駆動用電源2は交流に限定
され、また駆動信号102の変化と出力接点S1,
S2の状態変化には最大、駆動用電源2の交流周期
の約1/2の遅れがあるため、駆動信号102の変
化が駆動用電源2の正または負側半周期以内で終
了した場合には出力接点S1,S2の状態が変化せ
ず、したがつて診断パルス101の巾は周期に比
べてあまり短くできない。
更に、動作検出回路7はあるしきい値電圧V0
により 1VL1>V0ならば動作検出信号103=“1”
…(3) 1VL1<V0ならば動作検出信号103=“0”
…(4) なる動作を行うため、たとえ出力接点S1,S2が閉
じて負荷に電源電圧が生じても、動作検出信号1
03=“0”である期間が生じることがある。こ
のため、サイリスタ10の応答遅れ時間も含める
と駆動信号102と動作検出信号103を単に比
較しただけでは診断結果に対する信頼性が低い。
により 1VL1>V0ならば動作検出信号103=“1”
…(3) 1VL1<V0ならば動作検出信号103=“0”
…(4) なる動作を行うため、たとえ出力接点S1,S2が閉
じて負荷に電源電圧が生じても、動作検出信号1
03=“0”である期間が生じることがある。こ
のため、サイリスタ10の応答遅れ時間も含める
と駆動信号102と動作検出信号103を単に比
較しただけでは診断結果に対する信頼性が低い。
一方、診断パルス発生回路6または入力回路5
の故障により駆動信号102に診断パルス101
が重畳されなくても、そのこと自体は比較結果信
号104に何ら影響を与えず、従つて診断パルス
発生回路6および入力回路5の故障は検出されな
い。
の故障により駆動信号102に診断パルス101
が重畳されなくても、そのこと自体は比較結果信
号104に何ら影響を与えず、従つて診断パルス
発生回路6および入力回路5の故障は検出されな
い。
また、診断パルス101の巾を駆動用電源2の
周期に比べてあまり短くできないため、診断パル
ス101によつて負荷3が作動する可能性が大き
く、したがつて、プラント稼動中には負荷駆動回
路1の健全性をチエツクすることは実行し難い。
周期に比べてあまり短くできないため、診断パル
ス101によつて負荷3が作動する可能性が大き
く、したがつて、プラント稼動中には負荷駆動回
路1の健全性をチエツクすることは実行し難い。
従つて、本発明の目的は上記従来技術の欠点を
なくし、直流、交流の両駆動用電源に対して信頼
性の高い診断結果を与えると同時に、プラント稼
動中であつても操作可能な故障検出装置を提供す
ることにある。
なくし、直流、交流の両駆動用電源に対して信頼
性の高い診断結果を与えると同時に、プラント稼
動中であつても操作可能な故障検出装置を提供す
ることにある。
以下、図面に従つて本発明を更に詳細に説明す
る。
る。
第4図は本発明の一実施例に係る故障検出装置
のブロツク図を示すもので、同図中20は双方向
性の応答遅れのないスイツチングが可能な負荷駆
動回路、80は診断パルス101と動作検出信号
103、制御信号100を突き合せ、その結果を
比較結果信号104として出力する比較回路、1
1は前記比較結果信号104を入力とする波形検
出回路である。
のブロツク図を示すもので、同図中20は双方向
性の応答遅れのないスイツチングが可能な負荷駆
動回路、80は診断パルス101と動作検出信号
103、制御信号100を突き合せ、その結果を
比較結果信号104として出力する比較回路、1
1は前記比較結果信号104を入力とする波形検
出回路である。
一方、第5図は第4図の負荷駆動回路20の詳
細な構成を示すブロツク図で、13は出力接点
S1,S2間にa,b端を接続されるダイオードブリ
ツジ、14は前記ダイオードブリツジ13のc,
d端間に接続されるトランジスタ、12は駆動信
号102によつて前記トランジスタ14のベース
を駆動するベース回路部である。
細な構成を示すブロツク図で、13は出力接点
S1,S2間にa,b端を接続されるダイオードブリ
ツジ、14は前記ダイオードブリツジ13のc,
d端間に接続されるトランジスタ、12は駆動信
号102によつて前記トランジスタ14のベース
を駆動するベース回路部である。
次に、第4図、第5図の構成に於いて、その動
作を第6図の波形図に従つて説明する。ちなみに
第6図Aは制御信号100が“0”のとき、同図
Bは制御信号100が“1”のときの各部の波形
を示すものである。
作を第6図の波形図に従つて説明する。ちなみに
第6図Aは制御信号100が“0”のとき、同図
Bは制御信号100が“1”のときの各部の波形
を示すものである。
先ず、制御回路4からの制御信号100とパル
ス発生回路6からの診断パルス101から入力回
路5により駆動信号102が作られる。このとき
の関係は(1)式と同様である。したがつて診断パル
ス101を第6図aに示す如き波形とすれば、駆
動信号102は制御信号が“0”であつた場合同
図bの波形、制御信号100が“1”であつた場
合同図b′の波形となる。負荷駆動回路20におい
ては、ダイオードブリツジ13のためにトランジ
スタ14がターンオフしている場合、駆動用電源
2が直流であるか交流であるかにかかわらず、常
にコレクタには正電圧が印加されている。したが
つて、トランジスタ14のターンオンまたはター
ンオフはベース電圧のみ、すなわち駆動信号10
2のみによつて制御される。よつて駆動信号10
2の変化と出力接点S1,S2の状態変化にはベース
回路部12およびトランジスタ14が持つている
固有の遅れ以外はなく、また通常の使用において
は診断パルス101の巾に制限を生じない。ここ
で、駆動信号102が“1”のとき負荷駆動回路
10の出力接点S1,S2閉となり、また動作検出回
路7が 1VL1>V0ならば動作検出信号103=“1”
…(5) 1VL1<V0ならば動作検出信号103=“0”
…(6) なる特性を持つと仮定する。
ス発生回路6からの診断パルス101から入力回
路5により駆動信号102が作られる。このとき
の関係は(1)式と同様である。したがつて診断パル
ス101を第6図aに示す如き波形とすれば、駆
動信号102は制御信号が“0”であつた場合同
図bの波形、制御信号100が“1”であつた場
合同図b′の波形となる。負荷駆動回路20におい
ては、ダイオードブリツジ13のためにトランジ
スタ14がターンオフしている場合、駆動用電源
2が直流であるか交流であるかにかかわらず、常
にコレクタには正電圧が印加されている。したが
つて、トランジスタ14のターンオンまたはター
ンオフはベース電圧のみ、すなわち駆動信号10
2のみによつて制御される。よつて駆動信号10
2の変化と出力接点S1,S2の状態変化にはベース
回路部12およびトランジスタ14が持つている
固有の遅れ以外はなく、また通常の使用において
は診断パルス101の巾に制限を生じない。ここ
で、駆動信号102が“1”のとき負荷駆動回路
10の出力接点S1,S2閉となり、また動作検出回
路7が 1VL1>V0ならば動作検出信号103=“1”
…(5) 1VL1<V0ならば動作検出信号103=“0”
…(6) なる特性を持つと仮定する。
したがつて、負荷駆動回路20が正常であり、
かつ負荷端電圧VLが1VL1>V0である場合には
動作検出信号103は第6図cまたはc′に示す波
形となる。一方、比較回路80においては、 (104)=(100)(101)(103) …(7) なる演算を行う。前にも述べたように、負荷駆動
回路20に固有の遅れが存在するためには(101)
(103)の波形は第6図dまたはd′の波形とな
る。したがつて、比較結果信号103の波形は第
6図eまたはe′に示す波形となる。第6図A,B
からも明らかな如く、制御信号100とは無関係
に第6図eとe′は同じ波形である。
かつ負荷端電圧VLが1VL1>V0である場合には
動作検出信号103は第6図cまたはc′に示す波
形となる。一方、比較回路80においては、 (104)=(100)(101)(103) …(7) なる演算を行う。前にも述べたように、負荷駆動
回路20に固有の遅れが存在するためには(101)
(103)の波形は第6図dまたはd′の波形とな
る。したがつて、比較結果信号103の波形は第
6図eまたはe′に示す波形となる。第6図A,B
からも明らかな如く、制御信号100とは無関係
に第6図eとe′は同じ波形である。
一方、負荷駆動回路20が正常でない場合、ま
たは負荷駆動回路20が正常であつても負荷端電
圧VLが1VL1<V0である場合には、診断パルス
101として第6図aの信号を用いても、比較結
果信号103が同図eの波形をとることはない。
たは負荷駆動回路20が正常であつても負荷端電
圧VLが1VL1<V0である場合には、診断パルス
101として第6図aの信号を用いても、比較結
果信号103が同図eの波形をとることはない。
すなわち、負荷電源2が直流の場合は1VL1>
V0であるから負荷駆動回路20が正常であれば
比較結果信号103として第6図eの波形が常に
生じ、正常でなければ比較結果信号103として
同図eの波形は生じない。負荷電源2が交流の場
合は1VL1>V0、1VL1<V0どちらもとりうるか
ら、負荷駆動回路20が正常であつても比較結果
信号103として第6図eの波形が常に生じると
は限らない。また正常でなければ直流の場合と同
様に比較結果信号103として第6図eの波形が
生じることはない。
V0であるから負荷駆動回路20が正常であれば
比較結果信号103として第6図eの波形が常に
生じ、正常でなければ比較結果信号103として
同図eの波形は生じない。負荷電源2が交流の場
合は1VL1>V0、1VL1<V0どちらもとりうるか
ら、負荷駆動回路20が正常であつても比較結果
信号103として第6図eの波形が常に生じると
は限らない。また正常でなければ直流の場合と同
様に比較結果信号103として第6図eの波形が
生じることはない。
これに対して、波形検出回路11は比較結果信
号103の波形を判定し第6図eの波形のみを検
出し、またそれが何回検出されたかをカウントす
る機能を有する。したがつて、診断パルス101
をN回入力し、その時の波形検出回路11のカウ
ント数mを調べれば負荷駆動回路20の健全性チ
エツクが可能である。一般に、mm0であれば
正常、m<m0であれば正常でないとする。ここ
でm0(0<m0<N)は診断パルス繰返し周波数
Nおよび交流負荷電源の周波数等から決定される
整数である。
号103の波形を判定し第6図eの波形のみを検
出し、またそれが何回検出されたかをカウントす
る機能を有する。したがつて、診断パルス101
をN回入力し、その時の波形検出回路11のカウ
ント数mを調べれば負荷駆動回路20の健全性チ
エツクが可能である。一般に、mm0であれば
正常、m<m0であれば正常でないとする。ここ
でm0(0<m0<N)は診断パルス繰返し周波数
Nおよび交流負荷電源の周波数等から決定される
整数である。
なお、上記実施例に於いては、各信号100,
102,103,104として特定の論理を持つ
ものを仮定して説明したが、本発明の実施はこれ
に限定されるものではなく、判定可能な論理であ
ればいかなる論理でも適用可能である。なお、こ
の場合、各回路はこれらの論理に合わせた動作を
行う様設定されるものであることは云うまでもな
い。
102,103,104として特定の論理を持つ
ものを仮定して説明したが、本発明の実施はこれ
に限定されるものではなく、判定可能な論理であ
ればいかなる論理でも適用可能である。なお、こ
の場合、各回路はこれらの論理に合わせた動作を
行う様設定されるものであることは云うまでもな
い。
以上の説明からも明らかな如く、本発明によれ
ば以下に列挙する様な種々の効果を得ることが出
来るものである。
ば以下に列挙する様な種々の効果を得ることが出
来るものである。
(1) 半導体スイツチング素子にトランジスタを用
いかつダイオードブリツジと組合せているため
駆動用電源は直流、交流どちらも可能であり、
また健全性チエツク方法も交直両用とすること
が出来る。
いかつダイオードブリツジと組合せているため
駆動用電源は直流、交流どちらも可能であり、
また健全性チエツク方法も交直両用とすること
が出来る。
(2) 診断パルスの幅に従来のような制限がないた
め、負荷の動作速度に比べ診断パルスの幅を十
分小さくすることができ、診断パルスにより負
荷が動作することを防止できるため、プラント
稼動中であつても健全性のチエツクが可能であ
る。
め、負荷の動作速度に比べ診断パルスの幅を十
分小さくすることができ、診断パルスにより負
荷が動作することを防止できるため、プラント
稼動中であつても健全性のチエツクが可能であ
る。
(3) 単に比較結果の“1”または“0”を判定す
るのではなく、比較結果の波形を検出するため
に診断結果に対する信頼度が非常に高い。また
診断パルス発生回路の故障により診断パルスが
発生しない場合も比較結果の波形が正常時と異
なるため、容易に故障として検出できる。
るのではなく、比較結果の波形を検出するため
に診断結果に対する信頼度が非常に高い。また
診断パルス発生回路の故障により診断パルスが
発生しない場合も比較結果の波形が正常時と異
なるため、容易に故障として検出できる。
(4) 入力回路も故障検出ループ内に含まれている
ため、入力回路の故障も検出可能である。
ため、入力回路の故障も検出可能である。
第1図は一般的な負荷駆動装置のブロツク図、
第2図は従来の故障検出装置のブロツク図、第3
図は第2図の負荷駆動回路のブロツク図、第4図
は本発明の一実施例に係る故障検出装置のブロツ
ク図、第5図は第4図の負荷駆動回路のブロツク
図、第6図A,Bは第4図の構成に於ける各部の
信号の波形を示す波形図である。 1,20……負荷駆動回路、2……駆動用電
源、3……負荷、4……制御回路、5……入力回
路、6……パルス発生回路、7……駆動検出回
路、8,80……比較回路、11……波形検出回
路、12……ベース回路部。
第2図は従来の故障検出装置のブロツク図、第3
図は第2図の負荷駆動回路のブロツク図、第4図
は本発明の一実施例に係る故障検出装置のブロツ
ク図、第5図は第4図の負荷駆動回路のブロツク
図、第6図A,Bは第4図の構成に於ける各部の
信号の波形を示す波形図である。 1,20……負荷駆動回路、2……駆動用電
源、3……負荷、4……制御回路、5……入力回
路、6……パルス発生回路、7……駆動検出回
路、8,80……比較回路、11……波形検出回
路、12……ベース回路部。
Claims (1)
- 1 双方向の電源開閉が可能な半導体開閉器と、
前記半導体開閉器に故障検出用のパルスを与える
パルス発生手段と、前記半導体開閉器を介して電
源供給を受ける負荷の両端電圧を検出する動作検
出手段と、前記半導体開閉器に対する制御信号、
前記パルス発生手段の出力パルス、および前記動
作検出手段出力を論理判断する比較手段と、前記
比較手段の出力信号の波形を診断する波形検出手
段とから成ることを特徴とする故障検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10876180A JPS5733368A (en) | 1980-08-07 | 1980-08-07 | Fault detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10876180A JPS5733368A (en) | 1980-08-07 | 1980-08-07 | Fault detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5733368A JPS5733368A (en) | 1982-02-23 |
JPS6363867B2 true JPS6363867B2 (ja) | 1988-12-08 |
Family
ID=14492826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10876180A Granted JPS5733368A (en) | 1980-08-07 | 1980-08-07 | Fault detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5733368A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58175926A (ja) * | 1982-04-05 | 1983-10-15 | 日本電気ホームエレクトロニクス株式会社 | 出力回路の保護方法 |
JPS60196685A (ja) * | 1984-03-19 | 1985-10-05 | Mitsubishi Heavy Ind Ltd | 論理演算素子の故障検出回路 |
JPS62156575A (ja) * | 1985-12-06 | 1987-07-11 | ゼネラル・エレクトリツク・カンパニイ | 回路内の制御タ−ンオフ半導体の試験方式 |
JPS63163469U (ja) * | 1987-04-15 | 1988-10-25 |
-
1980
- 1980-08-07 JP JP10876180A patent/JPS5733368A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5733368A (en) | 1982-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104038188B (zh) | 防止输入信号输出的装置、为驱动电机提供输出电压的装置以及电机驱动系统 | |
WO2007050815A2 (en) | System and method of over voltage control for a power system | |
JP2018038035A (ja) | ソリッドステート回路遮断器、及びモータ駆動システム | |
JPS6337575B2 (ja) | ||
JPS6363867B2 (ja) | ||
CN100442643C (zh) | 用于操作驱动电路的供电单元的方法和供电单元 | |
US9170568B1 (en) | Fail-safe static switch | |
JP3630583B2 (ja) | フェールセーフスイッチのオンライン診断方法および装置 | |
CN115407175A (zh) | 一种用于励磁线圈控制场景下的mosfet开路及短路检测装置及方法 | |
JP2021195010A (ja) | リレー出力制御装置 | |
JPH064415B2 (ja) | 鉄道信号用出力リレーの駆動回路 | |
CN214755486U (zh) | 一种消防给水控制继电器模组 | |
JPH0362613A (ja) | ゲート制御回路の異常判別装置 | |
KR100266176B1 (ko) | 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 | |
KR100475062B1 (ko) | 릴레이 출력회로 | |
EP1046089B1 (en) | A positive safety control system | |
JPS61122578A (ja) | 電源回路 | |
JPH09172782A (ja) | インバータの主回路保護装置 | |
JP2903654B2 (ja) | 直流電源装置 | |
JP2970077B2 (ja) | 通電装置の故障診断回路 | |
SU1457056A1 (ru) | Преобразователь посто нного напр жени | |
SU748294A2 (ru) | Устройство дл контрол обрыва и короткого замыкани в цепи с электромагнитной нагрузкой | |
JPS62291577A (ja) | 静電誘導形トランジスタの故障検出方法 | |
CN118412246A (zh) | 继电器控制电路及控制方法 | |
JPS5975717A (ja) | Ad変換器の診断装置 |