KR100266176B1 - 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 - Google Patents

인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 Download PDF

Info

Publication number
KR100266176B1
KR100266176B1 KR1019970078357A KR19970078357A KR100266176B1 KR 100266176 B1 KR100266176 B1 KR 100266176B1 KR 1019970078357 A KR1019970078357 A KR 1019970078357A KR 19970078357 A KR19970078357 A KR 19970078357A KR 100266176 B1 KR100266176 B1 KR 100266176B1
Authority
KR
South Korea
Prior art keywords
signal
gate
output
dead time
inverter
Prior art date
Application number
KR1019970078357A
Other languages
English (en)
Other versions
KR19990058267A (ko
Inventor
서광덕
방이석
정기찬
Original Assignee
김형벽
현대중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형벽, 현대중공업주식회사 filed Critical 김형벽
Priority to KR1019970078357A priority Critical patent/KR100266176B1/ko
Publication of KR19990058267A publication Critical patent/KR19990058267A/ko
Application granted granted Critical
Publication of KR100266176B1 publication Critical patent/KR100266176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 전동차용 보조전원장치와 추진제어장치에 적용되는 인버터 및 컨버터의 스위칭 회로에 있어서, 특히 각 상에 구성된 스위칭소자간 온/오프동작이 토클(toggle)될때 일정시간동안 데트타임을 발생하기 위한 데드타임 발생회로 및 오동작 진단회로에 관한 것이다.
종래에는 인버터 및 컨버터에서 스위칭시 각 상에 구성된 스위칭소자간 온/오프동작이 토글될때 비록 게이트신호는 오프되었지만 반도체 소자가 실제로 오프가 되어 하이임피던스상태를 가지기 위해서는 다소의 시간이 필요하게 되는데 이때, 다른 소자도 온신호에 의해 온되어 두 소자가 모두 온 상태가 되므로 쇼트현상이 발생되어 소자가 파손되는 문제점이 발생한다.
따라서, 본 발명에서는 인버터 및 컨버터에서 각 상에 구성된 스위칭소자간온/오프동작이 토글될때 일정시간동안 두 소자 모두 오프상태가 되는 데드타임이 발생되도록 데드타임발생부를 구성하고 또한 데드타임 발생시 순간적인 노이즈 혹은 카운터의 고장에 의해 발생될수 있는 오동작을 검지하기 위한 오동작 진단부를 구성함으로써 반도체 소자의 손상을 방지하는데 그 주된 목적이 있다.

Description

인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로
본 발명은 전동차용 보조전원장치와 추진제어장치에 적용되는 인버터 및 컨버터의 스위칭 회로에 있어서, 특히 각 상의 스위칭소자간 온/오프동작이 토클(toggle)될때 일정시간동안 데트타임을 발생하기 위한 데드타임 발생회로 및 오동작 진단회로에 관한 것이다.
일반적으로 도 1에 도시된 바와같이, 인버터 및 PWM컨버터 스위칭회로에는 6개 혹은 4개의 스위칭 소자의 온/오프 주기를 제어함으로서 출력전압(Va,Vb,Vc)을 단자가 요구하는 전압 혹은 전류로 제어할 수 있다.
이때, 각 상의 상부와 하부의 스위칭소자는 온/오프동작이 토글(TOGGLE)되게 되는데 일반적으로 출력요구전압을 발생하기 위한 상의 스위칭소자들에 대한 펄스폭변조(PWM)게이트신호는 도 2의 (a)와 같다.
그러나, 이러한 신호를 반도체 소자의 게이트에 온/오프제어신호로 동작시키면 각 상의 상부 및 하부의 스위칭소자가 동시에 온상태가 되어 쇼트현상이 발생해 소자가 파손되게 된다.
이는 비록 게이트신호는 오프되었지만 반도체 소자가 실제로 오프가 되어 하이임피던스상태를 가지기 위해서는 다소의 시간이 필요하기 때문에 다른 소자도 온신호에 의해 온되어 두 소자가 모두 온 상태가 된다.
따라서, 이런 경우 반드시 실제신호에 대해 게이트 제어신호는 상부과 하부사이에 둘다 오프상태가 되는 데드타임 구간이 필요하게 된다.
이 시간을 데드타임이라고 하고, 이러한 데드타임은 사용되는 반도체 소자의 오프특성에 따라 다르게 설정되며 예로서, GTO Thyristor는 수십 micro-sec정도, IGBT는 수 micro-sec로 설정한다.
상기와 같이, 인버터 및 컨버터에서 스위칭시 각 상의 스위칭소자간 온/오프동작이 토글될때 비록 게이트신호는 오프되었지만 반도체 소자가 실제로 오프가 되어 하이임피던스상태를 가지기 위해서는 다소의 시간이 필요하게 되는데 이때, 다른 소자도 온신호에 의해 온되어 두 소자가 모두 온 상태가 되므로 쇼트현상이 발생되어 소자가 파손되는 문제점이 발생한다.
따라서, 본 발명에서는 인버터 및 컨버터에서 각 상의 스위칭소자간 온/오프동작이 토글될때 일정시간동안 두 소자 모두 오프상태가 되는 데드타임이 발생되도록 데드타임발생부를 구성하고 또한 데드타임 발생시 순간적인 노이즈 혹은 카운터의 고장에 의해 발생될수 있는 오동작을 검지하기 위한 오동작 진단부를 구성함으로써 반도체 소자의 손상을 방지하는데 그 주된 목적이 있다.
도 1은 일반적인 인버터 및 컨버터의 스위칭 회로부
도 2 (a)는 펄스폭변조 제어를 위해 발생된 신호
(b)는 실제 펄스폭 변조 제어를 위해 발생되는 구동신호
도 3은 본 발명 인버터 및 컨버터에서 스위칭시 데드타임 발생회로 및 오동작 진단회로의 회로도
도 4는 본 발명에서 데드타임 발생시 각 부의 타이밍도
도 5는 본 발명에서 데드타임 발생회로의 오동작시 각 부 타이밍도
상기 목적달성을 위한 본 발명 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로는 도 3에 도시된 바와같이,
인버터 및 컨버터의 각 상에 구성된 스위칭소자에 대하여 각각의 스위칭소자를 토글제어함에 있어, 구동되는 스위칭소자의 오프후, 일정시간 지연된뒤 다음 스위칭소자가 온 스위칭될수 있도록 데드타임을 발생시키는 데드타임발생부(100)와, 상기 데드타임발생부(100)가 노이즈 등으로 오동작이 발생될 경우 이를 검지하기 위한 오동작진단부(200)로 구성되며,
한편, 상기 데드타임발생부(100)는 기준클럭신호(CLK)를 카운트하여 출력하는 카운터(10)와, 상기 카운터(10)의 출력값을 디코딩하여 데드타임구간을 설정하기 위한 트리거신호를 출력하는 앤드게이트(11)와, 입력된 스위칭제어신호(signal)가 상기 앤드게이트(11)에서 출력된 트리거에 동기되어 데트타임구간만큼 지연된 신호를 출력하는 플립플롭(12)과, 상기 플립플롭(12)의 출력신호와 스위칭제어신호(signal)를 조합하여 상부 및 하부의 스위칭소자 제어신호를 출력하기 위한 앤드게이트(13) 및 노아게이트(14)와, 상기 앤드게이트(13) 및 노아게이트(14)의 출력신호와 구동신호(start)를 조합하여 상부 및 하부의 스위칭소자로 게이트제어신호(GATE-PN)를 출력하는 앤드게이트(15)(16)와, 상기 플립플롭(12)의 출력신호와 스위칭제어신호(signal)를 조합하여 카운터(10)의 클리어단(CLR)으로 출력하는 익스클루시브오아게이트(17)로 구성되고,
상기 오동작검지부(200)는 전원노이즈 및 카운터(10) 등의 오동작으로 인해 발생되는 오동작에러를 검지하기 위해 설정된 데드타임구간에서 트리거신호를 출력하는 앤드게이트(21)와, 입력된 전압(VCC)이 상기 익스클루시브오아게이트(17)의 출력신호에 동기되어 출력되고 상기 앤드게이트(21)의 트리거신호에 의해 클리어되는 플립플롭(22)과, 상기 익스클루시브오아게이트(17)의 출력신호를 반전출력하는 반전부(23)와, 상기 플립플롭(22)의 출력신호와 반전부(23)의 출력신호를 논리곱 신호로 출력하는 앤드게이트(24)와, 앤드게이트(15)(16)의 출력신호를 논리곱 신호로 출력하는 앤드게이트(25)와, 앤드게이트(24)(25)의 출력신호를 조합하여 데드타임 폴트(DT-F)신호를 출력하는 오아게이트(26)와, 상기 오아게이트(26)의 데드타임 폴트(DT-F)신호에 의해 구동신호의 출력을 제어하는 구동제어부(27)로 구성된다.
또한, 상기 구동제어부(27)는 오아게이트(26)의 출력신호를 반전출력하는 반전부(27a)와, 구동신호의 출력을 제어하는 마이크로프로세서(27b)와, 상기 마이크로프로세서(27b)와 반전부(27a)의 출력신호를 논리곱 신호로 출력하는 앤드게이트(27c)와, 입력된 전압(VCC)이 클럭신호(CLK)에 동기되어 출력되고 상기 앤드게이트(27c)의 출력신호에 의해 클리어되는 플립플롭(27d)으로 구성된 것을 특징한다.
미설명 부호, 18,11a,11b,19,21a,21b는 반전부이다.
상기와 같이 구성된 본 발명 인버터 및 컨버터에서 스위칭시 데드타임발생회로 및 오동작 진단회로의 작용효과를 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
먼저, 클럭신호(CLK)(도 4의 A)가 인가되면 카운터(10)는 입력된 클럭신호을 4진 카운트하여 출력단(QA,QB,QC,QD)을 통해 앤드게이트(11)로 출력한다.
상기 앤드게이트(11)는 카운터(10)의 출력값을 디코딩하여 데드타임구간을 설정하기 위한 트리거신호(도 4의 (D)파형)를 플립플롭(12)의 클럭신호로 출력한다.
이때, 상기 플립플롭(12)의 입력단(D)으로는 도 4의 B파형과 같은 스위칭제어신호(signal)가 입력되고, 이 스위칭제어신호는 트리거신호에 동기되어 플립플롭(12)의 출력단(Q)에서는 일정시간(5㎲) 지연된 도 4의 C와 같은 파형이 출력된다.
한편, 익스클루시브오아게이트(17)는 상기 플립플롭(12)의 출력단(Q)에서 출력된 신호와 스위칭제어신호(signal)를 조합하여 카운터(10)의 클리어단(CLR)으로 출력하는데, 상기 익스클루시브오아게이트(17)에서는 플립플롭(12)의 출력신호와 스위칭제어신호(signal)가 정반대일 경우에만 하이신호가 출력되고 같을 경우는 로우신호가 출력되므로 도 4의 (C)파형과 같은 파형이 출력된다.
따라서, 카운터(10)에서는 익스클루시브오아게이트(19)의 출력파형중 하이상태에서만 온동작하게 된다.
또한, 앤드게이트(13)와 노아게이트(14)는 플립플롭(12)의 출력단(Q)에서 출력된 신호와 스위칭제어신호(signal)를 조합하여 앤드게이트(15)(16)로 도 4의 (F)와 (G)파형 즉, 상부 및 하부의 스위칭소자 제어신호를 출력한다.
이때, 앤드게이트(15)는 앤드게이트(13)에서 출력된 신호와 구동신호(start)를 조합하여 상부의 게이트신호(GATE-P)로 출력하고, 앤드게이트(16)는 상기 노아게이트(14)에서 출력된 신호와 구동신호(start)를 조합하여 하부의 게이트신호(GATE-N)로 출력된다.
따라서, 각 상의 상부와 하부의 스위칭소자간 스위칭시 도 4의 F와 G파형이 인가되어지므로 두 소자 모두 오프상태가 되는 데트타임이 발생되어 스위칭소자가 안정적으로 동작하게 된다.
한편, 상기 데드타임 발생부(100)에서 전원노이즈 및 카운터(10)의 고장 등으로 오동작이 발생할 경우 앤드게이트(11)에서는 설정된 데드타임과 다른 트리거신호(3㎲)가 플립플롭(12)의 클럭신호(CLK)로 입력되어 플립플롭(12)의 출력단(Q)에서는 도 5의 B와 같은 파형이 출력된다.
즉, 플립플롭(12)이 설정된 데드타임구간에서 입력과 출력이 같으면(익스클루시브오아게이트(17)의 출력이 로우) 이는 오동작으로 검지된다.
이때, 앤드게이트(21)에서는 도 5의 E와 같이 오동작을 검지하기 위한 트리거신호가 출력되어 플립플럽(22)의 클리어단(CLR)으로 입력된다.
상기 플립플롭(22)는 입력단(D)으로 전압(VCC)을 입력받고 이 입력신호는 익스클루시브오아게이트(17)의 출력신호에 동기되어 출력단(Q)으로 출력되는데, 앤드게이트(21)에서 트리거신호가 클리어단(CLR)으로 입력되면 상기 플립플롭(21)은 클리어되어 출력단(Q)에서는 도 5의 H와 같은 파형이 출력된다.
한편, 반전부(23)는 익스클루시브오아게이트(17)의 출력신호를 반전시켜 앤드게이트(24)로 출력하고, 상기 앤드게이트(24)는 반전신호와 플립플롭(12)의 출력신호를 조합하여 오아게이트(26)로 출력한다.
상기 오아게이트(26)는 앤드게이트(25)의 출력(LOW)신호와 앤드게이트(24)의 출력신호를 조합하여 데드타임 펄트(DT-F)신호를 반전부(27a)로 출력한다.
또, 앤드게이트(25)는 앤드게이트(15)(16)에서 출력된 게이트신호(GATE-PN)를 논리곱 신호로 오아게이트(26)로 출력하고, 상기 오아게이트(26)에서는 앤드게이트(24)의 출력신호와 앤드게이트(25)의 출력신호를 논리합 신호(도 5의 J파형)로 반전부(27a)로 출력한다.
이때, 마이크로프로세서(27b)에서는 오동작 발생구간에서 구동신호(start)의 출력을 제어하기 위해 앤드게이트(27c)로 하이신호를 출력하고, 반전부(27a)는 오아게이트(26)의 출력신호를 반전시켜 앤드게이트(27c)로 출력한다.
상기 앤드게이트(27c)는 입력된 신호를 논리곱 신호로 조합하여 플릅플롭(27d)의 클리어단(CLK)으로 입력하고, 상기 플릅플롭(27d)는 입력단(D)으로 입력된 전압(VCC)이 클럭신호에 동기되어 출력단(Q)으로 출력되는데, 이때 클리어단(CLR)으로 하이신호가 인가되면 출력단(Q)에서는 로우신호가 출력된다.
결국, 상기 플릅플롭(27d)의 출력단(Q)에서 출력된 로우신호에 의해 게이트신호(GATE-PN)는 모두 로우상태로 변환되어 오동작으로 인한 소자의 손상을 방지할 수 있게 된다.
상기와 같이 작용하는 본 발명 인버터 및 컨버터의 스위칭동작시 데드타임 발생 및 오동작 진단회로는 각 상의 위단과 아랫단 소자간 온/오프동작이 토클시 두 소자가 모두 오프되도록 데드타임을 발생시켜 반도체 소자를 손상을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 인버터 및 컨버터의 각 상에 구성된 스위칭소자에 대하여 각각의 스위칭소자를 토글제어함에 있어, 구동되는 스위칭소자의 오프후, 일정시간 지연된뒤 다음 스위칭소자가 온 스위칭될수 있도록 데드타임을 발생시키는 데드타임발생부(100)와, 상기 데드타임발생부(100)가 노이즈 등으로 오동작이 발생될 경우 이를 검지하기 위한 오동작진단부(200)로 구성된 것을 특징으로 하는 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로.
  2. 제 1항에 있어서, 상기 데드타임발생부(100)는 기준클럭신호(CLK)를 카운트하여 출력하는 카운터(10)와, 상기 카운터(10)의 출력값을 디코딩하여 데드타임구간을 설정하기 위한 트리거신호를 출력하는 앤드게이트(11)와, 입력된 스위칭제어신호(signal)가 상기 앤드게이트(11)에서 출력된 트리거에 동기되어 데트타임구간만큼 지연된 신호를 출력하는 플립플롭(12)과, 상기 플립플롭(12)의 출력신호와 스위칭제어신호(signal)를 조합하여 상부 및 하부의 스위칭소자 제어신호를 출력하기 위한 앤드게이트(13) 및 노아게이트(14)와, 상기 앤드게이트(13) 및 노아게이트(14)의 출력신호와 구동신호(start)를 조합하여 상부 및 하부의 스위칭소자로 게이트제어신호(GATE-PN)를 출력하는 앤드게이트(15)(16)와, 상기 플립플롭(12)의 출력신호와 스위칭제어신호(signal)를 조합하여 카운터(10)의 클리어단(CLR)으로 출력하는 익스클루시브오아게이트(17)로 구성된 것을 특징으로 하는 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로.
  3. 제 1항에 있어서, 상기 오동작검지부(200)는 전원노이즈 및 카운터(10) 등의 오동작으로 인해 발생되는 오동작에러를 검지하기 위해 설정된 데드타임구간에서 트리거신호를 출력하는 앤드게이트(21)와, 입력된 전압(VCC)이 상기 익스클루시브오아게이트(17)의 출력신호에 동기되어 출력되고 상기 앤드게이트(21)의 트리거신호에 의해 클리어되는 플립플롭(22)과, 상기 익스클루시브오아게이트(17)의 출력신호를 반전출력하는 반전부(23)와, 상기 플립플롭(22)의 출력신호와 반전부(23)의 출력신호를 논리곱 신호로 출력하는 앤드게이트(24)와, 앤드게이트(15)(16)의 출력신호를 논리곱 신호로 출력하는 앤드게이트(25)와, 앤드게이트(24)(25)의 출력신호를 조합하여 데드타임 폴트(DT-F)신호를 출력하는 오아게이트(26)와, 상기 오아게이트(26)의 데드타임 폴트(DT-F)신호에 의해 구동신호의 출력을 제어하는 구동제어부(27)로 구성된 것을 특징하는 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로.
KR1019970078357A 1997-12-30 1997-12-30 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 KR100266176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078357A KR100266176B1 (ko) 1997-12-30 1997-12-30 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078357A KR100266176B1 (ko) 1997-12-30 1997-12-30 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로

Publications (2)

Publication Number Publication Date
KR19990058267A KR19990058267A (ko) 1999-07-15
KR100266176B1 true KR100266176B1 (ko) 2000-09-15

Family

ID=19529823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078357A KR100266176B1 (ko) 1997-12-30 1997-12-30 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로

Country Status (1)

Country Link
KR (1) KR100266176B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438925B1 (ko) * 1999-02-03 2004-07-03 현대중공업 주식회사 3 레벨 스위칭 펄스폭 변조（ｐｗｍ）발생 장치

Also Published As

Publication number Publication date
KR19990058267A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5532562A (en) Apparatus for controlling DC motor with H-bridge switching circuit
KR100266176B1 (ko) 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로
JP3927787B2 (ja) 線路整流変換器においてゼロ電流レベルを検出する方法及びシステム
JP2717498B2 (ja) 双方向チョッパ・トランスコンダクタンス増幅器
JP2015070754A (ja) 負荷駆動回路の故障検出回路
JPH07213062A (ja) Ｐｗｍサイクロコンバータのゲート信号生成方法
JPH07297698A (ja) 半導体素子のオンオフ制御回路
JP4579733B2 (ja) サイリスタの故障検出装置
JPS6363867B2 (ko)
SU1663686A1 (ru) Устройство дл контрол и защиты тиристора
KR102166012B1 (ko) 더블 펄스 생성기
JPH11215805A (ja) 自己消弧形素子のゲート回路
US6201716B1 (en) Controller of power supplying apparatus with short circuit preventing means
SU970325A1 (ru) Формирователь сигнала обратной св зи дл устройства управлени шаговым двигателем
KR100646334B1 (ko) 수위검지장치
KR0179742B1 (ko) 동기식 이중 밴드 제어장치
SU1360522A1 (ru) Устройство дл защиты мостового преобразовател
SU1764126A1 (ru) Преобразователь посто нного напр жени
KR0140353Y1 (ko) 산업용 차량의 모터쇼트시 전원 차단회로
JP2024068336A (ja) 故障検出回路
JP2006320070A (ja) 交流交流直接変換装置
KR100462644B1 (ko) 잡음 제거회로
SU1711300A1 (ru) Регулируемый вентильный электродвигатель
SU1503055A1 (ru) Устройство дл раздельного управлени реверсивным тиристорным преобразователем
SU1495957A1 (ru) Устройство дл управлени автономным инвертором

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030602

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee