KR100462644B1 - 잡음 제거회로 - Google Patents
잡음 제거회로 Download PDFInfo
- Publication number
- KR100462644B1 KR100462644B1 KR1019980017160A KR19980017160A KR100462644B1 KR 100462644 B1 KR100462644 B1 KR 100462644B1 KR 1019980017160 A KR1019980017160 A KR 1019980017160A KR 19980017160 A KR19980017160 A KR 19980017160A KR 100462644 B1 KR100462644 B1 KR 100462644B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- unit
- noise
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
개시된 잡음 제거회로는 신호 출력부에서 출력되는 소정의 신호에 잡음이 있을 경우에 이 잡음의 크기에 관계없이 소정의 신호만을 정확하게 검출 및 출력하여 잡음으로 인한 에러를 방지하는 것이다.
신호 출력부에서 출력되는 전송할 소정의 신호를 반전시키는 반전 게이트와, 직렬 연결되어 반전 게이트의 출력신호를 순차적으로 시프트시키는 복수의 플립플롭으로 지연부를 구성하여 신호 출력부의 소정의 신호를 지연시키고, 지연부에 복수의 플립플롭의 출력신호로 판단부가, 신호 출력부에서 소정의 신호가 계속 출력되는 지를 판단하며, 판단 결과 신호 출력부에서 소정의 신호가 계속 출력될 경우에 이를 에러 검출신호로 판단하고, 출력부가 에러 검출신호를 출력하게 함으로써 신호 출력부에서 짧은 폭의 잡음이 출력될 경우에 이를 출력하지 않고, 계속적으로 출력되는 에러 검출신호를 정확하게 검출하여 출력한다.
Description
본 발명은 소정의 신호를 전송하는 신호선에 잡음이 발생할 경우에 이를 제거하고, 소정의 신호만을 검출하여 전송하는 잡음 제거회로에 관한 것이다.
일반적으로 고전압을 스위칭시켜 소정의 부하의 구동을 제어하는 제어 시스템들은 많은 잡음이 발생하고, 이 발생하는 잡음이 소정의 신호를 전송하는 신호선에 유기되어 에러를 유발시키게 된다.
고전압을 스위칭시켜 부하의 구동을 제어하는 것으로서는 서보 드라이버가 있다.
도 1은 일반적인 서보 드라이버의 구성을 보인 블록도이다.
여기서, 부호 11은 모터 등의 부하이고, 부호 13은 상기 부하(11)의 구동 속도를 검출하여 출력하는 엔코더이다.
부호 15는 구동 명령에 따라 상기 부하(11)의 구동을 제어하는 제어기이다.
상기 제어기(15)는 상기 엔코더(13)의 출력 신호로 상기 부하(11)의 구동 속도를 판단하고, 판단한 구동 속도에 따라 구동 신호의 출력을 조절하여 상기 부하(11)가 설정된 속도로 구동되게 제어한다.
부호 17은 상기 제어기(15)가 출력하는 구동신호에 따라 직류 고전압을 스위칭시켜 펄스 전압을 발생하고, 발생한 펄스 전압을 상기 부하(11)에 동작 전원으로 공급하는 인버터이고, 부호 19는 상기 인버터(17)가 출력하는 에러 검출신호에서 잡음을 제거하고 에러 검출 신호만을 통과시켜 상기 인버터(17)로 궤환시킴과 아울러 상기 제어기(15)로 전달하는 잡음 제거회로이다.
이러한 구성을 가지는 서보 드라이버는 소정의 구동 명령이 발생할 경우에 제어기(15)가 구동신호를 출력하고, 출력한 구동신호에 따라 인버터(17)가 직류 고전압을 스위칭시켜 펄스 전압을 발생하며, 발생한 펄스 전압을 부하(11)에 구동 전원으로 인가하여 구동시키게 된다.
이와 같은 상태에서 엔코더(13)가 부하(11)의 구동 속도를 검출하여 제어기(15)로 입력시키게 된다.
그러면, 제어기(15)는 엔코더(13)의 출력 신호로 부하(11)의 구동 속도를 판단하고, 판단한 구동 속도에 따라 구동 신호의 출력을 조절하여 인버터(17)의 스위칭 동작을 제어하고, 부하(11)가 설정된 속도로 구동되게 한다.
이와 같이 부하(11)를 구동시키고 있는 상태에서 인버터(17)는 부하(11)의 구동에 에러가 발생하는 지를 판단한다.
예를 들면, 인버터(17)는 전류 검출기(도면에 도시되지 않았음)를 구비하여 부하(11)로 공급되는 펄스 전압의 전류를 검출하여 과전류가 공급되는 지를 판단한다.
부하(11)로 과전류가 공급됨이 검출될 경우에 인버터(17)는 에러 검출신호를 출력하고, 출력한 에러 검출신호는 인버터(17)로 궤환됨과 아울러 제어기(15)로 입력된다.
그러면, 인버터(17)는 에러 검출신호에 따라 고전압의 직류 전원의 스위칭 동작을 수행하지 않아 펄스 전압을 발생하지 않고, 부하(11)가 구동되지 않도록 하며, 제어기(15)는 에러 검출신호로 부하(11)의 구동에 에러가 발생하였음을 판단하게 된다.
이러한 서보 드라이버에 있어서, 고전압을 스위칭하는 인버터(17)에는 많은 잡음이 발생하고, 이 발생한 잡음이 제어기(15) 및 인버터(17)에 에러 검출신호로 출력될 경우에 오동작을 유발시키게 된다.
그러므로 인버터(17)가 에러 검출신호를 출력하는 출력단자 측에 잡음 제거회로(19)를 구비하여 인버터(17)가 출력하는 에러 검출신호에서 잡음을 제거하고, 에러 검출신호만을 통과시켜 제어기(15) 및 인버터(17)로 입력시키고 있다.
도 2는 종래의 잡음 제거회로를 보인 상세 회로도이다.
이에 도시된 바와 같이 인버터(17)의 출력단자가 저항(R)을 통해 접지 콘덴서(C)에 접속되어 저역 통과 필터(191)가 구성된다.
상기 저역 통과 필터(191)의 출력단자는 반전 게이트(INV1)를 통해 D형 플립플롭(193)의 클럭단자(/CK)에 접속되고, D형 플립플롭(193)의 입력단자(D)에는 전원(B+)이 인가되게 접속되어 반전 출력단자(/Q)에서 에러 검출신호가 출력되게 구성된다.
이와 같이 구성된 종래의 잡음 제거회로는 인버터(17)에서 에러 검출신호가 출력될 경우에 출력된 에러 검출신호는 저역 통과 필터(191)의 저항(R)을 통해 콘덴서(C)에 충전되면서 반전 게이트(INV1)의 입력단자에 인가된다.
이 때, 콘덴서(C)에 에러 검출신호가 충전되는 초기에는 반전 게이트(INV1)에 저전위가 인가되므로 반전 게이트(INV1)는 계속 고전위를 출력하게 된다.
이와 같은 상태에서 콘덴서(C)에 소정의 신호가 계속 충전되어 반전 게이트(INV1)의 입력단자에 그의 드레시홀드 전압 이상이 인가되면, 반전 게이트(INV1)가 저전위를 출력하여 D형 플립플롭(193)의 클럭단자(/CK)에 클럭신호로 인가된다.
그러면, 플립플롭(193)은 반전 출력단자(/Q)로 저전위의 에러 검출신호를 출력하여 제어기(15) 및 인버터(17)로 입력된다.
이러한 종래의 잡음 제거회로(19)는 저역 통과 필터(191)를 이용하여 잡음은 제거하고, 에러 검출신호를 검출하여 출력한다.
즉, 인버터(17)에서 잡음이 출력될 경우에 이 잡음이 저역 통과 필터(191)의 저항(R)을 통해 콘덴서(C)에 충전되므로 반전 게이트(INV1)에는 그의 드레시홀드 전압 이하가 인가되어 동작하지 않게 된다.
그러나 인버터(17)에서 출력되는 피크성 잡음은 제거되나, 잡음 성분이 클 경우에 이를 제거하지 못하고, 잡음 제거회로(19)가 잡음을 에러 검출신호로 출력하여 오동작하게 된다.
따라서 본 발명의 목적은 잡음의 크기에 관계없이 소정의 신호만을 정확하게 검출하여 출력하는 잡음 제거회로를 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명의 잡음 제거회로에 따르면, 전송할 소정의 신호를 지연부에서 지연시킨다.
상기 지연부는 전송할 소정의 신호를 반전시키는 반전 게이트와, 직렬 연결되어 상기 반전 게이트의 출력신호를 순차적으로 시프트시키는 복수의 플립플롭을 구비하여 소정의 신호를 지연시킨다.
그리고 상기 지연부에 구비된 복수의 플립플롭의 출력신호로 판단부가, 상기 신호 출력부에서 소정의 신호가 계속 출력되는 지를 판단하고, 판단 결과 신호 출력부에서 소정의 신호가 계속 출력될 경우에 이를 에러 검출신호로 판단하고, 출력부가 에러 검출신호를 출력하게 한다.
그러므로 본 발명에 따르면, 신호 출력부에서 짧은 폭의 잡음이 출력될 경우에 이를 출력하지 않고, 에러 검출신호만을 정확하게 검출하여 출력한다.
이하 본 발명의 잡음 제거회로의 바람직한 실시 예를 예시한 도 3 및 도 4의 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 잡음 제거회로의 실시 예를 보인 상세 회로도이다.
여기서, 부호 21은 상기 서보 드라이버의 인버터 등과 같이 전송할 소정의 신호를 출력하는 신호 출력부이고, 부호 23은 상기 신호 출력부(21)의 출력신호를 지연시키는 지연부이다.
상기 지연부(23)는, 상기 신호 출력부(21)의 출력신호를 반전시키는 반전 게이트(INV21)와, 복수 개가 직렬 연결되어 상기 반전 게이트(INV21)의 출력신호를 클럭신호에 따라 순차적으로 시프트시키는 복수의 D형 플립플롭(231,233,235)을 구비한다.
부호 25는 상기 지연부(23)의 D형 플립플롭(231,233,235)의 출력신호로 상기 신호 출력부(21)가 소정의 신호를 계속 출력하는 지를 판단하는 판단부이다.
상기 판단부(25)는, 상기 D형 플립플롭(231,233,235)의 비반전 출력신호를 논리 곱하는 앤드 게이트(AND)와, 상기 D형 플립플롭(231,233,235)의 비반전 출력신호를 반전 논리 합하는 노아 게이트(NOR)와, 상기 클럭신호가 인가될 경우에 앤드 게이트(AND)의 출력신호에 따라 세트되고 상기 노아 게이트의 출력신호에 따라 리세트되는 JK형 플립플롭(251)을 구비한다.
부호 27은 상기 판단부(25)가, 상기 신호 출력부(21)에서 소정의 신호가 출력됨을 판단할 경우에 판단부(25)의 출력신호로 소정의 신호를 발생하여 출력하는 출력부이다.
상기 출력부(27)는, 상기 판단부(25)의 JK형 플립플롭(251)의 출력신호를 클럭신호로 하여 소정의 신호를 발생 및 출력하는 D형 플립플롭(271)을 구비한다.
이와 같이 구성된 본 발명의 잡음 제거회로는 전원(B+)이 인가되고, 도 4a에 도시된 바와 같이 소정 주기의 클럭신호가 인가되는 상태에서 시간(t1)에 신호 출력부(21)에서 도 4b에 도시된 바와 같이 저전위의 잡음이 출력되면, 출력된 잡음은 지연부(23)의 반전 게이트(INV21)를 통해 도 4c에 도시된 바와 같이 반전되어 D형 플립플롭(231)의 입력단자(D)에 인가된다.
그러면, D형 플립플롭(231,233,235)은 반전 게이트(INV21)의 출력신호를 도 4d, 도 4e 및 도 4f에 도시된 바와 같이 순차적으로 시프트시켜 출력하게 된다.
상기 D형 플립플롭(231,233,235)의 출력신호는 판단부(25)의 앤드 게이트(AND)에 의해 논리 곱되고, 노아 게이트(NOR)에 의해 반전 논리 합되어 출력되는 것으로서 앤드 게이트(AND) 및 노아 게이트(NOR)가 도 4g 및 도 4h에 도시된 바와 같이 계속 저전위를 출력하여 JK형 플립플롭(251)의 입력단자(J)(K)에 인가된다.
그러므로 JK형 플립플롭(251)은 도 4i에 도시된 바와 같이 계속 저전위를 출력하는 것으로서 잡음이 제거된다.
이와 같은 상태에서 시간(t2)에 신호 출력부(21)에서 도 4b에 도시된 바와 같이 전송할 소정의 저전위 신호가 출력되면, 출력된 저전위 신호는 지연부(23)의 반전 게이트(INV21)를 통해 도 4c에 도시된 바와 같이 고전위로 반전되어 D형 플립플롭(231)의 입력단자(D)에 인가된다.
그러면, D형 플립플롭(231,233,235)은 반전 게이트(INV21)의 출력신호를 도 4d, 도 4e 및 도 4f에 도시된 바와 같이 순차적으로 시프트시켜 출력하게 된다.
이와 같은 상태에서 시간(t3)에 D형 플립플롭(231,233,235)이 모두 고전위를 출력하여 앤드 게이트(AND)가 도 4g에 도시된 바와 같이 고전위를 출력하고, 노아 게이트(NOR)가 도 4h에 도시된 바와 같이 저전위를 출력하여 JK형 플립플롭(251)의 입력단자(J)(K)에 인가되므로 JK형 플립플롭(251)이 도 4i에 도시된 바와 같이 고전위를 출력하게 된다.
상기 JK형 플립플롭(251)이 출력하는 고전위는 출력부(27)의 D형 플립플롭(271)의 클럭단자(CK)에 클럭신호로 인가되는 것으로서 D형 플립플롭(271)은 도 4j에 도시된 바와 같이 전송하는 저전위의 신호를 출력한다.
한편, 상기에서는 지연부(23)에 3개의 D형 플립플롭(231,233,235)을 사용하여 전송할 소정의 신호를 지연 및 잡음을 제거하는 것을 예로 들어 설명하였다.
본 발명을 실시함에 있어서는 이에 한정되지 않고, D형 플립플롭의 수를 필요에 따라 임의로 조절하여 구성할 수도 있다.
이상에서와 같이 본 발명에 따르면, 전송할 소정의 신호를 클럭신호에 따라 지연시키면서 잡음을 제거하는 것으로서 지연부의 D형 플립플롭의 수를 설정되는 소정 폭 이하의 잡음을 완벽하게 제거하고, 전송할 소정의 신호만을 정확하게 검출하여 출력할 수 있다.
도 1은 일반적인 서보 드라이버의 구성을 보인 블록도,
도 2는 종래의 잡음 제거회로를 보인 상세 회로도,
도 3은 본 발명의 잡음 제거회로의 실시 예를 보인 상세 회로도,
도 4a 내지 도 4i는 도 3의 각부의 동작 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
21 : 신호 출력부 23 : 지연부
25 : 판단부 27 : 출력부
231, 233, 235, 271 : D형 플립플롭 251 : JK형 플립플롭
INV21 : 반전 게이트 AND : 앤드 게이트
NOR : 노아 게이트
Claims (4)
- 소정의 신호를 출력하는 신호 출력부;상기 신호 출력부의 출력신호를 지연시키는 지연부;상기 지연부의 출력신호로 상기 신호 출력부가 소정의 신호를 설정된 시간 이상 계속 출력하는 지를 판단하는 판단부; 및상기 신호 출력부가 소정의 신호를 설정된 시간 이상 계속 출력함을 상기 판단부가 판단할 경우에 동작하여 상기 소정의 신호를 출력하는 출력부로 구성됨을 특징으로 하는 잡음 제거회로.
- 제 1 항에 있어서, 상기 지연부는;상기 신호 출력부의 출력신호를 반전시키는 반전 게이트; 및복수의 플립플롭이 직렬 연결되어 상기 반전 게이트의 출력 신호를 지연시키는 것을 특징으로 하는 잡음 제거회로.
- 제 1 항 또는 제 2 항에 있어서, 상기 판단부는;상기 지연부에 구비된 복수의 플립플롭의 출력신호를 논리 곱하는 앤드 게이트;상기 지연부에 구비된 복수의 플립플롭의 출력신호를 반전시켜 논리 곱하는 노아 게이트; 및상기 앤드 게이트의 출력신호에 의해 세트되고 상기 노아 게이트의 출력신호에 따라 리세트되는 JK형 플립플롭으로 구성됨을 특징으로 하는 잡음 제거회로.
- 제 1 항에 있어서, 상기 출력부는;상기 판단부의 출력신호를 클럭신호로 동작하여 전송할 소정의 신호를 발생하는 D형 플립플롭인 것을 특징으로 하는 잡음 제거회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017160A KR100462644B1 (ko) | 1998-05-13 | 1998-05-13 | 잡음 제거회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017160A KR100462644B1 (ko) | 1998-05-13 | 1998-05-13 | 잡음 제거회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990085028A KR19990085028A (ko) | 1999-12-06 |
KR100462644B1 true KR100462644B1 (ko) | 2005-04-06 |
Family
ID=37301950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980017160A KR100462644B1 (ko) | 1998-05-13 | 1998-05-13 | 잡음 제거회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100462644B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439815A (en) * | 1987-08-05 | 1989-02-10 | Sharp Kk | Noise eliminating circuit |
JPH01115213A (ja) * | 1987-10-28 | 1989-05-08 | Nec Ic Microcomput Syst Ltd | ノイズ除去回路 |
KR920020843A (ko) * | 1991-04-04 | 1992-11-21 | 김광호 | 잡음신호 제거회로 |
KR940027734U (ko) * | 1993-05-07 | 1994-12-10 | 디지탈 필터 | |
KR0130882Y1 (ko) * | 1992-12-07 | 1999-03-20 | 이대원 | 디지탈 노이즈 필터 |
-
1998
- 1998-05-13 KR KR1019980017160A patent/KR100462644B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439815A (en) * | 1987-08-05 | 1989-02-10 | Sharp Kk | Noise eliminating circuit |
JPH01115213A (ja) * | 1987-10-28 | 1989-05-08 | Nec Ic Microcomput Syst Ltd | ノイズ除去回路 |
KR920020843A (ko) * | 1991-04-04 | 1992-11-21 | 김광호 | 잡음신호 제거회로 |
KR0130882Y1 (ko) * | 1992-12-07 | 1999-03-20 | 이대원 | 디지탈 노이즈 필터 |
KR940027734U (ko) * | 1993-05-07 | 1994-12-10 | 디지탈 필터 |
Also Published As
Publication number | Publication date |
---|---|
KR19990085028A (ko) | 1999-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0160896B1 (en) | Current flow reversing circuit | |
JP4360310B2 (ja) | 駆動装置 | |
JP4089445B2 (ja) | 半導体集積回路装置 | |
US20060226704A1 (en) | Load drive apparatus and method | |
KR100462644B1 (ko) | 잡음 제거회로 | |
US20040052096A1 (en) | Pulse width modulation controller and method | |
TW334635B (en) | Skew logic circuit device | |
JP7119681B2 (ja) | 信号伝達装置及び駆動装置 | |
JP3739723B2 (ja) | パワーデバイスの駆動回路 | |
JP3277851B2 (ja) | 誤動作防止機能を備えた制御回路 | |
US6043619A (en) | Method and circuit arrangement for commutation of a multiple winding electric motor | |
JPH0449348B2 (ko) | ||
US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
KR100266176B1 (ko) | 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 | |
SU1637017A1 (ru) | Импульсный усилитель тока | |
SU1003240A1 (ru) | Устройство дл защиты от коротких замыканий при электроэрозионной обработке | |
KR960009035Y1 (ko) | 모터의 베이스 구동 제어회로 | |
KR950004638B1 (ko) | 노이즈 펄스 제거 회로 | |
SU792521A1 (ru) | Устройство токоограничени дл электропривода с импульсным транзисторным преобразователем | |
SU650193A1 (ru) | Электропривод посто нного тока | |
SU1723651A1 (ru) | Устройство дл управлени электродвигателем переменного тока | |
SU1644283A1 (ru) | Устройство дл защиты автономного инвертора | |
JP2783929B2 (ja) | ステアリングモータの駆動制御装置 | |
KR910009259B1 (ko) | 가전기기의 전원제어장치 | |
SU736288A1 (ru) | Формирователь пр моугольных импульсов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080918 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |