KR0130882Y1 - 디지탈 노이즈 필터 - Google Patents

디지탈 노이즈 필터 Download PDF

Info

Publication number
KR0130882Y1
KR0130882Y1 KR2019920024624U KR920024624U KR0130882Y1 KR 0130882 Y1 KR0130882 Y1 KR 0130882Y1 KR 2019920024624 U KR2019920024624 U KR 2019920024624U KR 920024624 U KR920024624 U KR 920024624U KR 0130882 Y1 KR0130882 Y1 KR 0130882Y1
Authority
KR
South Korea
Prior art keywords
signal
output
input
gate
terminal
Prior art date
Application number
KR2019920024624U
Other languages
English (en)
Other versions
KR940018144U (ko
Inventor
임택순
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR2019920024624U priority Critical patent/KR0130882Y1/ko
Publication of KR940018144U publication Critical patent/KR940018144U/ko
Application granted granted Critical
Publication of KR0130882Y1 publication Critical patent/KR0130882Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

디지탈 노이즈 필터는, 펄스 신호를 발생하는 발진기와 ; 상기 발진기로부터 발생된 펄스 신호를 카운트하여 각기 다른 주파수를 가지는 다수의 펄스 신호를 출력하는 카운터와 ; 상기 카운터로부터 출력되는 다수의 펄스 신호중 하나의 펄스 신호를 선택하여 클락 신호로서 출력하는 선택 스위치와 ; 상기 선택 스위치에서 출력되는 클락 신호에 따라 입력되는 입력 신호를 동기화시켜 출력하는 쉬프트 레지스터와 ; 인가되는 클락 신호 및 피드백되어 입력되는 신호에 따라 상기 쉬프트 레지스터로부터 출력되는 신호에서 설정 주기 이하의 신호를 제거하여 출력하는 신호 선택 수단과 ; 상기 신호 선택 수단에서 출력되는 신호를 다시 신호 선택 수단으로 피드백시키는 신호 피드백 수단으로 이루어지며, 입력되는 신호로부터 기준 펄스 폭 이하의 노이즈를 용이하게 제거할 수 있다.

Description

디지탈 노이즈 필터
제1도는 이 고안의 실시예에 따른 디지탈 노이즈 필터의 회로도이고,
제2도는 이 고안의 실시예에 따른 디지탈 노이즈 필터의 동작 타이밍도이고,
제3도는 이 고안의 또 다른 실시예에 따른 디지탈 노이즈 필터의 회로도이다.
이 고안은 디지탈 노이즈 필터(digital noise filter)에 관한 것으로, 더욱 상세하게 말하자면 외부 기기 또는 모터의 엔코더등으로부터 입력되는 고속의 비연속 디지탈 신호를 기준 샘플링 클락(sampling clock)을 이용하여 임의의 폭내에서의 노이즈를 제거하는 디지탈 노이스 필터에 관한 것이다.
종래의 외부기기 또는 소자로부터 입력되는 비주기성 디지탈 신호에 대한 노이즈 성분 제거에는, 저항과 커패시터를 이용한 RC필터를 주로 사용해왔으며, 이 RC필터는 저항과 커패시터를 통한 시정수를 변화시킴으로써 순간적으로 발생하는 노이즈 성분을 쉽게 제거할 수가 있었다.
또한 RC필터 방식이 온도, 습도에 의한 영향 및 주위 회로의 임피던스에 영향을 받는 경우가 있어서 2개의 버퍼 게이트를 이용한 전류궤환 싱크방식을 사용하여 순간적으로 발생하는 노이즈를 제거하는 방법이 대한민국 특허출원 공고번호 제91-9085호(출원일:1989년 5월 10일)의 전류 궤환 방식에 의한 디지탈 고주파 글리치 노이즈 제거방법에 기재되어 있다.
그러나, 종래의 RC필터에 의한 노이즈성분의 제거회로는 펄스폭이 거의 없는 순간적인 노이즈 성분에 대해서는 응답 시정수의 조정으로 쉽게 제거할 수는 있었지만, 어느 정도의 펄스폭을 지닌 노이즈 성분에 대해서는 출력값에 노이즈 성분이 포함되어 출력되는 단점이 있다.
그러므로 이 고안의 목적은 상기의 단점을 해결하기 위한 것으로, 기준 입력신호를 샘플링 클락을 통하여 순차적인 지연신호를 발생시켜 입력된 신호의 변화진행 상태를 분석하여 어느 정도의 펄스폭을 지닌 노이즈를 제거하는 디지탈 노이즈 필터를 제공하는 것이다.
상기의 목적을 달성하기 위하여 이 고안의 구성은,
펄스 신호를 발생하는 발진기와 ;
상기 발진기로부터 발생된 펄스 신호를 카운트하여 각기 다른 주파수를 가지는 다수의 펄스 신호를 출력하는 카운터와 ;
상기 카운터로부터 출력되는 다수의 펄스 신호중 하나의 펄스 신호를 선택하여 클락 신호로서 출력하는 선택 스위치와 ;
상기 선택 스위치에서 출력되는 클락 신호에 따라 입력되는 입력 신호를 동기화시켜 출력하는 쉬프트 레지스터와 ;
인가되는 클락 신호 및 피드백되어 입력되는 신호에 따라 상기 쉬프트 레지스터로부터 출력되는 신호에서 설정 주기 이하의 신호를 제거하여 출력하는 신호 선택 수단과 ;
상기 신호 선택 수단에서 출력되는 신호를 다시 신호 선택 수단으로 피드백시키는 신호 피드백 수단으로 이루어진다.
상기 구성에 의한 이 고안의 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제1도는 이 고안의 실시예에 따른 디지탈 노이즈 필터의 회로도이며, 제1도에 도시되어 있듯이 디지탈 노이즈 필터의 구성은, 입력단자(D)가 신호단자에 연결되고 클락단자(CLK)가 클락단자에 연결된 제1 D플립 플롭(D1)과, 입력단자(D)가 제1 D플립플롭(D1)의 출력단자(Q)에 연결되고 클락 단자(CLK)가 클락단자에 연결된 제2 D플립플롭(D2)과, 입력단자(D)가 제2 D플립플롭(D2)의 출력단자(Q)에 연결되고 클락단자(CLK)가 클락단자에 연결된 제3 D플립플롭(D3)과, 제1입력 단자가 제1 D플립플롭(D1)의 출력 단자(Q)에 연결되고, 제2입력 단자가 제2 D플립플롭(D2)의 출력단자(Q)에 연결되고 제3입력 단자가 제3 D플립플롭(D3)의 출력단자(Q)에 연결된 OR 게이트(G1)와, 입력단자가 OR 게이트(G1)와 같이 구성된 AND 게이트(G2)와, 제1입력 단자가 OR 게이트(G1)의 출력단자에 연결된 AND 게이트(G3)와, 제1입력 단자가 AND 게이트(G2)의 출력단자에 연결된 AND 게이트(G4)와, 제1입력 단자가 AND 게이트(G3)의 출력단자에 연결되고 제2입력 단자가 AND 게이트(G4)의 출력단자에 연결된 OR 게이트(G5)와, 입력단자(D)가 OR 게이트(G5)의 출력단자에 연결되고 클락단자(CLK)가 클락단자에 연결되고 출력단자(Q)가 AND 게이트(G3)의 제2입력 단자에 연결되고 반전출력 단자(/Q)가 AND 게이트(G4)의 제2입력 단자에 연결된 제4 D플립플롭(D4)으로 이루어진다.
상기 구성에 의한 이 고안의 실시예에 따른 디지탈 노이즈 필터의 작용은 다음과 같다.
디지탈 노이즈 필터를 구성하는 D플립플롭의 갯수를 늘리거나 줄이게 되면, 입력신호의 상태를 분석하여 정상입력신호를 감지하는 기준 펄스폭이 다음 식에 의하여 변하게 된다.
기준펄스폭 = (D플립플롭의 갯수 - 1) [클락]
상기의 식에 의하여 기준 펄스폭보다 작은 펄스폭을 가진 신호는 노이즈로 인식하며, 기준펄스폭보다 큰 펄스폭을 가진 신호는 정상신호로 인식하게 되며, 제거하고자 하는 노이즈를 가변할 수가 있다. 이 실시예에서는 4개의 D플립플롭을 사용하여 펄스폭이 3클락이상되는 신호만을 정상신호로 인식하게 되며, 3클락이하의 펄스폭을 가진 신호는 노이즈로 인식하여 제거하게 된다.
제2도는 이 고안의 실시예에 따른 디지탈 노이즈 필터의 동작 타이밍도이다. D플립플롭의 초기상태는 로우(low)상태로 가정한다. 제2도에 도시되어 있듯이 (a)신호와 같은 클락신호(CK)가 입력되고, 외부기기등에서 노이즈가 삽입되어 있는 (b)와 같은 입력신호(In)가 제1 D플립플롭(D1)의 입력단자(D)에 입력된다. 입력된 신호는 (c)신호와 같이 정형출력된 다음 제2 D플립플롭(D2)의 입력단자 (D)에 입력되어, (d)신호와 같이 지연 출력되어 제3 D플립플롭(D3)의 입력단자 (D)에 입력되어 지연된 다음 (e)신호와 같은 신호가 출력된다. 즉, 상기의 D플립플롭(D1,D2,D3)은 입력신호(In)의 진행상태를 기준 클락신호(CK)와 동기되어 1차 정형신호인 (c)를 출력하고 순차적인 지연신호(d, e)를 출력한다.
상기의 D플립플롭(D1,D2,D3)에서 지연 출력된 신호는 OR 게이트(G1)의 입력단자에 입력되고, 또한 AND 게이트(G2)의 입력단자에 입력된다. 신호가 입력되면 OR 게이트(G1)는 입력신호의 상태가 3클락이상동안 저위상태를 유지한 것을 감지하여 저위신호를 출력하여 (f)와 같은 출력신호를 발생하고, AND 게이트(G2)는 입력신호의 상태가 3클락 이상동안 하위상태를 유지한 것을 감지하여 하위신호를 출력하여 (g)와 같은 출력신호를 발생하게 된다.
AND 게이트(G3)는 상기의 OR 게이트(G1)의 출력과 D플립플롭(D4)의 초기 상태인 로우 출력을 입력으로 하여 (h)와 같은 신호를 출력하게 되고, AND 게이트(G4)는 상기의 AND 게이트(G2)의 출력과 D플립플롭(D4)의 초기 반전출력인 하이(high) 상태를 입력으로 하여 (i)와 같은 신호를 출력하게 된다. AND 게이트(G3, G4)의 출력을 입력으로 한 OR 게이트(G5)는 (j)와 같은 신호를 출력하여, 이 신호는 D플립플롭(D4)에 입력되어 입력신호에서 3클락보다 작은 펄스폭을 지닌 노이즈가 제거된 원래의 입력신호를 출력하게 된다.
상기 구성에 의한 이 고안을 용이하게 실시할 수 있는 다른 실시예를 첨부한 도면을 참고로 설명하면 다음과 같다.
제3도는 이 고안의 또 다른 실시예에 디지탈 노이즈 필터의 회로도이다. 이 실시예는 제거하고자 하는 노이즈의 펄스폭을 가변할 수 있는 클락신호를 변화시킬 수 있는 디지탈 노이즈 필터에 관한 것으로, 제3도에 도시되어 있듯이 펄스폭을 가변하는 디지탈 노이즈 필터의 구성은, 발진기(10)와, 발진기(10)의 출력단에 연결된 카운터(20)와, 카운터(20)의 출력단에 연결된 스위치(30)와, 입력신호를 받아들이고, 스위치(30)의 출력이 클락단자에 연결된 쉬프트 레지스터(40)와, 입력단자가 쉬프트 레지스터(40)의 출력단자와 연결된 OR 게이트(G1)와, 입력단자가 OR 게이트(G1)와 같이 구성된 AND 게이트(G2)와, 제1입력 단자가 OR 게이트(G1)의 출력단자에 연결된 AND 게이트(G3)와, 제1입력 단자가 AND 게이트(G2)의 출력단자에 연결된 AND 게이트(G4)와, 제1입력 단자가 AND 게이트(G3)의 출력단자에 연결되고 제2입력 단자가 AND 게이트(G4)의 출력단자에 연결된 OR 게이트(G5)와, 입력단자(D)가 OR 게이트(G5)의 출력단자에 연결되고 클락단자(CLK)가 스위치부(30)의 출력단자와 연결되고 출력단자(Q)가 AND 게이트(G3)의 제2입력 단자에 연결되고 반전출력 단자(/Q)가 AND 게이트(G4)의 제2입력 단자에 연결된 D플립플롭(D1)으로 이루어진다.
상기 구성에 의한 이 고안의 또 다른 실시예에 따른 펄스폭을 조절할 수 있는 디지탈 노이즈 필터의 작용은 다음과 같다.
전원이 발진기(10)에 인가되면 발진기(10)를 통하여 일정한 주파수를 가지는 클락이 발생되어 카운터(20)에 입력된다. (카운터는 74LS393을 사용하였다.) 카운터(20)는 신호를 카운트하여 플립플롭을 통하여 각기 다른 주파수를 가지는 4개의 출력신호를 출력한다. 상기 출력된 신호는 스위치에 입력되어 하나의 신호가 선택 출력되어 쉬프트 레지스터(40)의 클락단자에 입력된다.
쉬프트 레지스터(40)는 상기의 클락신호를 받아들인 후 입력단자에 입력신호(In)를 받아들여 8개의 출력신호를 출력하게 된다. (쉬프트 레지스터는 74LS696을 사용하였다.) 상기의 출력신호를 입력으로 하는 OR 게이트(G1)와 AND 게이트(G2)는, 상기에 기술된 디지탈 노이즈 필터와 같은 동작을 수행하여, 스위치에 의해 선택되는 각기 다른 클락신호를 기준으로 하여 제거하고자 하는 노이즈의 폭을 가변하여, 입력신호(In)의 상태를 분석하여 노이즈가 제거된 신호를 출력하게 된다.
이상에서와 같이 이 고안의 실시예에서, 입력신호의 상태를 분석하여 기준 펄스폭 이하의 신호는 제거하므로써, 외부기기에서 입력되는 고속의 비연속 신호에서 일정한 폭을 가지는 노이즈를 제거할 수 있으며, 또한 기준 펄스폭을 조절하므로서, 원하는 펄스폭의 노이즈를 제거할 수 있는 효과를 가진 디지탈 노이즈 필터를 제공할 수 있다.

Claims (2)

  1. 펄스 신호를 발생하는 발진기와 ; 상기 발진기로부터 발생된 펄스 신호를 카운트하여 각기 다른 주파수를 가지는 다수의 펄스 신호를 출력하는 카운터와 ; 상기 카운터로부터 출력되는 다수의 펄스 신호중 하나의 펄스 신호를 선택하여 클락 신호로서 출력하는 선택 스위치와 ; 상기 선택 스위치에서 출력되는 클락 신호에 따라 입력되는 입력 신호를 동기화시켜 출력하는 쉬프트 레지스터와 ; 인가되는 클락 신호 및 피드백되어 입력되는 신호에 따라 상기 쉬프트 레지스터로부터 출력되는 신호에서 설정 주기 이하의 신호를 제거하여 출력하는 신호 선택 수단과 ; 상기 신호 선택 수단에서 출력되는 신호를 다시 신호 선택 수단으로 피드백시키는 신호 피드백 수단으로 이루어지는 것을 특징으로 하는 디지탈 노이즈 필터.
  2. 제1항에 있어서, 신호를 지연시키는 수단이 순차적인 지연신호를 발생하는 D플립플롭으로 구성되어, D플립플롭의 갯수를 조정하여 노이즈의 폭을 변화시킬 수 있는 것을 특징으로 하는 디지탈 노이즈 필터.
KR2019920024624U 1992-12-07 1992-12-07 디지탈 노이즈 필터 KR0130882Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019920024624U KR0130882Y1 (ko) 1992-12-07 1992-12-07 디지탈 노이즈 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019920024624U KR0130882Y1 (ko) 1992-12-07 1992-12-07 디지탈 노이즈 필터

Publications (2)

Publication Number Publication Date
KR940018144U KR940018144U (ko) 1994-07-30
KR0130882Y1 true KR0130882Y1 (ko) 1999-03-20

Family

ID=19345888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920024624U KR0130882Y1 (ko) 1992-12-07 1992-12-07 디지탈 노이즈 필터

Country Status (1)

Country Link
KR (1) KR0130882Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462644B1 (ko) * 1998-05-13 2005-04-06 삼성전자주식회사 잡음 제거회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462644B1 (ko) * 1998-05-13 2005-04-06 삼성전자주식회사 잡음 제거회로

Also Published As

Publication number Publication date
KR940018144U (ko) 1994-07-30

Similar Documents

Publication Publication Date Title
US6175603B1 (en) System for managing signals in different clock domains and a programmable digital filter
JP2787725B2 (ja) データ・クロックのタイミング合わせ回路
US5289060A (en) Programmable glitch filter
IL96806A (en) SOMC Synthesizer Clock Show
JPH0439690B2 (ko)
KR920000179A (ko) 샘플링 레이트 변환장치
JPH01297913A (ja) フイルタ回路
JPH04288607A (ja) クロック信号切り換え回路
US5420467A (en) Programmable delay clock chopper/stretcher with fast recovery
WO2008008297A2 (en) Glitch-free clock switcher
KR0130882Y1 (ko) 디지탈 노이즈 필터
US5854755A (en) Clock frequency multiplication device
US5933035A (en) Digital clock frequency multiplication circuit and method
JPH0411051B2 (ko)
JPH0362611A (ja) クロック発生回路
Hoppe et al. A 440 MHz 16 bit counter in CMOS standard cells
KR0133375Y1 (ko) 두 입력신호를 고속으로 계수하기 위한 신호처리 장치
KR100205922B1 (ko) 단안정 멀티바이브레이터
WO2002099443A3 (de) Vorrichtung zur frequenzmessung
JPH0479632A (ja) ビット位相同期回路
JPH03117208A (ja) データ保持回路
KR0131431Y1 (ko) 신호 디바운스회로
JPH03187543A (ja) クロック位相調整回路
JP2665257B2 (ja) クロック乗せ換え回路
CN117240256A (zh) 一种毛刺信号的消除电路、方法及信号处理电路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030829

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee