JPS62156575A - 回路内の制御タ−ンオフ半導体の試験方式 - Google Patents
回路内の制御タ−ンオフ半導体の試験方式Info
- Publication number
- JPS62156575A JPS62156575A JP28607986A JP28607986A JPS62156575A JP S62156575 A JPS62156575 A JP S62156575A JP 28607986 A JP28607986 A JP 28607986A JP 28607986 A JP28607986 A JP 28607986A JP S62156575 A JPS62156575 A JP S62156575A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- failure
- turn
- coupled
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/263—Circuits therefor for testing thyristors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は一般に制御ターンオフ半導体を使用する電力変
換装置に関するものであり、更に詳しくは主電力の印加
に先立って障害が無いかどうか電力変換装置の半導体を
試験することに関するものである。
換装置に関するものであり、更に詳しくは主電力の印加
に先立って障害が無いかどうか電力変換装置の半導体を
試験することに関するものである。
ある形式の電力変換装置は複数の枝路で構成され、各々
枝路には直列に接続された偶数個の半導体スイッチング
素子を含んでいる。各々の枝路の中央の結合点は枝路の
出力を構成する。スイッチング素子は変換装置の各枝路
の出力間にＡＣ電圧が得られるようにオン・オフされる
。
枝路には直列に接続された偶数個の半導体スイッチング
素子を含んでいる。各々の枝路の中央の結合点は枝路の
出力を構成する。スイッチング素子は変換装置の各枝路
の出力間にＡＣ電圧が得られるようにオン・オフされる
。
電力変換装置は通常、多数の用途で電源として使用され
る。たとえば、パルス幅変調３相ブリツジ・インバータ
は振幅と周波数が調整可能な電圧を可変速度ＡＣ電動機
に供給するために用いられている。
る。たとえば、パルス幅変調３相ブリツジ・インバータ
は振幅と周波数が調整可能な電圧を可変速度ＡＣ電動機
に供給するために用いられている。
ゲートφターンオフφサイリスタ（ＧＴＯ）は電力変換
装置の枝路によく使用される１つの形式の制御ターンオ
フ壷スイッチング素子である。ＧＴＯは自己消弧素子で
あり、順方向ゲート・パルスによってターンオンし、逆
方向ゲート・パルスによってターンオフする。ＧＴＯが
故障すると殆んどの場合、ゲート端子とカソード端子の
間、およびアノード端子とカソード端子の間が短絡する
。
装置の枝路によく使用される１つの形式の制御ターンオ
フ壷スイッチング素子である。ＧＴＯは自己消弧素子で
あり、順方向ゲート・パルスによってターンオンし、逆
方向ゲート・パルスによってターンオフする。ＧＴＯが
故障すると殆んどの場合、ゲート端子とカソード端子の
間、およびアノード端子とカソード端子の間が短絡する
。
他の故障ではゲート導線が開放される。
スイッチング式変換装置で使用される別の形式の制御タ
ーンオフ半導体はバイポーラ電力トランジスタである。
ーンオフ半導体はバイポーラ電力トランジスタである。
バイポーラ素子のベース・エミッタ接合の故障によって
もベースの短絡または開放が生じる。
もベースの短絡または開放が生じる。
半導体を使用した変換装置では、主電力の印加前にすべ
てのスイッチング素子が正しく動作していることを確認
することが望ましい。１つのスイッチング素子が故障し
ていると、高サージ電流が生じて他の部品が破損する恐
れがあるからである。
てのスイッチング素子が正しく動作していることを確認
することが望ましい。１つのスイッチング素子が故障し
ていると、高サージ電流が生じて他の部品が破損する恐
れがあるからである。
これは過負荷または他の異常状態のような以前の障害に
よる動作停止の後に再始動する場合に特に重要である。
よる動作停止の後に再始動する場合に特に重要である。
したがって、本発明の主要な目的は変換装置の回路に接
続した状態で制御ターンオフ半導体を故障がないかどう
か試験する方式を提供することである。
続した状態で制御ターンオフ半導体を故障がないかどう
か試験する方式を提供することである。
本発明のもう１つの目的は僅かな数の装置を付加するだ
けで試験を自動的に行えるようにした、ＧＴＯおよびバ
イポーラ電力トランジスタを故障がないかどうか試験す
るための方法と装置を提供することである。
けで試験を自動的に行えるようにした、ＧＴＯおよびバ
イポーラ電力トランジスタを故障がないかどうか試験す
るための方法と装置を提供することである。
本発明の更にもう１つの目的は故障発生時に故障素子の
位置を表示し、かつ電力変換装置の動作を防止すること
である。
位置を表示し、かつ電力変換装置の動作を防止すること
である。
発明の要約
上述の目的および他の目的を達成するため、変換装置内
に接続された制御ターンオフ半導体の故障試験を行う試
験装置が提供される。この装置はパルス手段、検知手段
およびレベル検出手段で構成される。パルス手段は半導
体に結合されて、半導体の各制御電極にパルスを発生す
る。検知手段は半導体に結合されて、パルスに応じて流
れる各制御電極の電流を検知する。レベル検出手段は検
知手段に結合されて、各制御電極電流の大きさが所定の
最小レベルより小さい場合、または所定の最大レベルよ
り大きい場合、またはその両方の場合に故障と判定する
。
に接続された制御ターンオフ半導体の故障試験を行う試
験装置が提供される。この装置はパルス手段、検知手段
およびレベル検出手段で構成される。パルス手段は半導
体に結合されて、半導体の各制御電極にパルスを発生す
る。検知手段は半導体に結合されて、パルスに応じて流
れる各制御電極の電流を検知する。レベル検出手段は検
知手段に結合されて、各制御電極電流の大きさが所定の
最小レベルより小さい場合、または所定の最大レベルよ
り大きい場合、またはその両方の場合に故障と判定する
。
本発明は更に、制御ターンオフ半導体の両端間に主電力
を印加する前に制御ターンオフ半導体を回路内に接続し
た状態で試験する方法を提供する。
を印加する前に制御ターンオフ半導体を回路内に接続し
た状態で試験する方法を提供する。
この方法は、（１）半導体の制御電極を電流パルスで駆
動するステップ、（２）パルスによって生じる電流を測
定するステップ、および（３）測定された電流が所定の
最小レベルより小さい場合、またはそのかわりに所定の
最大レベルより大きい場合、またはその両方の場合に故
障と判定するステップで構成される。
動するステップ、（２）パルスによって生じる電流を測
定するステップ、および（３）測定された電流が所定の
最小レベルより小さい場合、またはそのかわりに所定の
最大レベルより大きい場合、またはその両方の場合に故
障と判定するステップで構成される。
本発明の新規な特徴は特許請求の範囲に記載しであるが
、本発明自体の構成と方法、および上記以外の目的と利
点は、図面を参照した以下の説明により最もよく理解さ
れよう。
、本発明自体の構成と方法、および上記以外の目的と利
点は、図面を参照した以下の説明により最もよく理解さ
れよう。
発明の詳細な説明
上記のように、制御ターンオフ半導体が故障すると、ゲ
ート（またはベース）端子とカソード（またはエミッタ
）端子との間が短絡するか、またはゲート端子とカソー
ド端子との間（ベース端子とエミッタ端子との間）が開
放する。したがって、ゲート（またはベース）パルスを
発生し、その結果化ずる電流を監視することにより、ア
ノード・カソード間（またはコレクタ・エミッタ間）に
主電力を印加する前に回路内に接続した状態で（回路か
ら取り外さずに）制御ターンオフ半導体の故障を検出す
ることができる。パルスを印加したとき生ずる電流は、
短絡故障の場合は異常に大きくなり、開放故障またはゲ
ート駆動器の故障の場合はゼロである。故障状態が一旦
判定されれば、電力変換装置の動作を防止することがで
き、故障した特定の素子の位置を表示することができる
。
ート（またはベース）端子とカソード（またはエミッタ
）端子との間が短絡するか、またはゲート端子とカソー
ド端子との間（ベース端子とエミッタ端子との間）が開
放する。したがって、ゲート（またはベース）パルスを
発生し、その結果化ずる電流を監視することにより、ア
ノード・カソード間（またはコレクタ・エミッタ間）に
主電力を印加する前に回路内に接続した状態で（回路か
ら取り外さずに）制御ターンオフ半導体の故障を検出す
ることができる。パルスを印加したとき生ずる電流は、
短絡故障の場合は異常に大きくなり、開放故障またはゲ
ート駆動器の故障の場合はゼロである。故障状態が一旦
判定されれば、電力変換装置の動作を防止することがで
き、故障した特定の素子の位置を表示することができる
。
第１図は本発明の故障試験方式を用いる多相電力変換装
置の２つの枝路を示す。一対の入力端子５および６はＤ
Ｃ電源（図示しない）からＤＣ入力電圧を受ける。主電
源スイッチ７は端子５に接続され、たとえば遮断器で構
成することができる。
置の２つの枝路を示す。一対の入力端子５および６はＤ
Ｃ電源（図示しない）からＤＣ入力電圧を受ける。主電
源スイッチ７は端子５に接続され、たとえば遮断器で構
成することができる。
図では変換装置のブリッジの枝路が端子５と６の間に結
合されているが、より多くの岐路を用いて多相ＡＣ出力
電圧を発生することもできる。ＧＴＯ １０乃至１３
を有する１つの岐路には出力端子８がある。ＧＴＯ１４
乃至１７を有する他方の岐路には出力端子９がある。
合されているが、より多くの岐路を用いて多相ＡＣ出力
電圧を発生することもできる。ＧＴＯ １０乃至１３
を有する１つの岐路には出力端子８がある。ＧＴＯ１４
乃至１７を有する他方の岐路には出力端子９がある。
複数のゲート駆動器２０乃至２７がそれぞれＧＴＯＩＯ
乃至１７に結合されている。ゲート駆動器２０乃至２７
はそれぞれ制御手段４５に結合されている。制御手段４
５はゲート駆動器制御器４０、試験制御器４１、および
論理手段４２を含む。複数の電流センサ３０乃至３７が
それぞれＧＴＯＩＯ乃至１７に結合されている。電流セ
ンサ３０乃至３７の出力は電流レベル検出器３８ａおよ
び３８ｂに接続されている。表示器５０乃至５７が電流
レベル検出器３８ａおよび３８ｂに結合されており、各
表示器は対応するＧＴＯの状態を表わす。
乃至１７に結合されている。ゲート駆動器２０乃至２７
はそれぞれ制御手段４５に結合されている。制御手段４
５はゲート駆動器制御器４０、試験制御器４１、および
論理手段４２を含む。複数の電流センサ３０乃至３７が
それぞれＧＴＯＩＯ乃至１７に結合されている。電流セ
ンサ３０乃至３７の出力は電流レベル検出器３８ａおよ
び３８ｂに接続されている。表示器５０乃至５７が電流
レベル検出器３８ａおよび３８ｂに結合されており、各
表示器は対応するＧＴＯの状態を表わす。
第１図に示す各枝路の半分はそれぞれ、電力変換装置の
電圧定格を大きくするために行なわれるように直列接続
された一対のＧＴＯを含む。各ＧＴＯには通常必要にな
る帰還ダイオード、直列スナツパ回路、並列スナバ回路
等の周知の他の部品が設けられるが、これらは第１図に
示していない。
電圧定格を大きくするために行なわれるように直列接続
された一対のＧＴＯを含む。各ＧＴＯには通常必要にな
る帰還ダイオード、直列スナツパ回路、並列スナバ回路
等の周知の他の部品が設けられるが、これらは第１図に
示していない。
ゲート駆動型２０乃至２７は、ゲート駆動器制御器４０
からの制御信号に応答して、各ＧＴＯをターンオンする
ための順方向ゲート・パルスおよび各ＧＴＯをターンオ
フするための逆方向ゲート・パルスを供給する。ゲート
・パルスに反答してゲート電流１９が流れる。
からの制御信号に応答して、各ＧＴＯをターンオンする
ための順方向ゲート・パルスおよび各ＧＴＯをターンオ
フするための逆方向ゲート・パルスを供給する。ゲート
・パルスに反答してゲート電流１９が流れる。
動作について説明すると、故障試験は、たとえば遮断器
７を開放することによって主ＤＣ電力を除いた状態で行
われる。論理手段４２は複数の入力および出力を有し、
これらの入力および出力は主電力が除かれたこと、およ
び操作者が回路動作の開始を命じていることを示すこと
ができる。論理手段４２は試験制御器４１に試験要求信
号を与える。試験制御器４１はゲート駆動器制御器４０
に指令してゲート駆動型２０乃至２７の各々からゲート
・パルスもしくはゲート・パルス列を同時にまたは所定
の順序で発生させる。ゲート駆動器制御器４０はまた故
障試験を行なっていることを電流レベル検出器３８ａお
よび３８ｂに伝える。
７を開放することによって主ＤＣ電力を除いた状態で行
われる。論理手段４２は複数の入力および出力を有し、
これらの入力および出力は主電力が除かれたこと、およ
び操作者が回路動作の開始を命じていることを示すこと
ができる。論理手段４２は試験制御器４１に試験要求信
号を与える。試験制御器４１はゲート駆動器制御器４０
に指令してゲート駆動型２０乃至２７の各々からゲート
・パルスもしくはゲート・パルス列を同時にまたは所定
の順序で発生させる。ゲート駆動器制御器４０はまた故
障試験を行なっていることを電流レベル検出器３８ａお
よび３８ｂに伝える。
ゲート・パルスに応じて各電流センサにより発生された
信号はレベル検出器に入力される。レベル検出器３８ａ
および３８ｂは典型的には、各被試験状態に対する比較
器と、各比較器に対応して故障発生時にセットされるラ
ッチで構成することができる。たとえば、比較器として
は、各ＧＴＯのゲート短絡の場合に対応する電流センサ
によって検知される異常に高いレベルの電流を検出する
ための特定の比較器を用いることができる。また、各Ｇ
ＴＯのゲート開放または各ゲーｈ駆動器の故障の場合に
対応する電流センサによって検知される異常に低いレベ
ルの電流を検出するための比較器を用いることもできる
。１つ以上の比較器に接続された各ラッチがその比較器
のいずれかによりセットされると、このラッチはたとえ
ば表示ランプで構成される故障表示器５０乃至５７の内
の対応する１つを駆動する。各ＧＴＯ素子毎に１個の表
示ランプ（および１個のラッチ）を設けることにより正
確な故障位置を判定することができる。
信号はレベル検出器に入力される。レベル検出器３８ａ
および３８ｂは典型的には、各被試験状態に対する比較
器と、各比較器に対応して故障発生時にセットされるラ
ッチで構成することができる。たとえば、比較器として
は、各ＧＴＯのゲート短絡の場合に対応する電流センサ
によって検知される異常に高いレベルの電流を検出する
ための特定の比較器を用いることができる。また、各Ｇ
ＴＯのゲート開放または各ゲーｈ駆動器の故障の場合に
対応する電流センサによって検知される異常に低いレベ
ルの電流を検出するための比較器を用いることもできる
。１つ以上の比較器に接続された各ラッチがその比較器
のいずれかによりセットされると、このラッチはたとえ
ば表示ランプで構成される故障表示器５０乃至５７の内
の対応する１つを駆動する。各ＧＴＯ素子毎に１個の表
示ランプ（および１個のラッチ）を設けることにより正
確な故障位置を判定することができる。
更に多くの表示器（および各比較器に別々に接続された
更に多くのラッチ）を用いて更に多くの情報を得ること
ができる。たとえば、正常な動作の場合には緑色のラン
プ（試験装置の故障を監視するため）、短絡の場合には
赤色のランプ、開放の場合のには黄色のランプを設ける
ことができる。
更に多くのラッチ）を用いて更に多くの情報を得ること
ができる。たとえば、正常な動作の場合には緑色のラン
プ（試験装置の故障を監視するため）、短絡の場合には
赤色のランプ、開放の場合のには黄色のランプを設ける
ことができる。
史に、何らかの故障が検出された場合、故障信号が電流
レベル検出器３８ａおよび３８ｂから論理手段４２に与
えられる。故障信号に応じて、論理手段４２は変換装置
の始動を防止し、全般的な故障表示器または警報を駆動
することができる。制御手段４５は当業者には周知の方
法により全体的なシステム制御装置の中に組み込むこと
ができ、典型的にはマイクロプロセッサで構成すること
ができる。そのかわりに、論理手段４２の中に、故障信
号によってセットされるラッチで構成された阻止手段を
ゲート駆動器制御器４０の動作を阻止するために設ける
こともできる。
レベル検出器３８ａおよび３８ｂから論理手段４２に与
えられる。故障信号に応じて、論理手段４２は変換装置
の始動を防止し、全般的な故障表示器または警報を駆動
することができる。制御手段４５は当業者には周知の方
法により全体的なシステム制御装置の中に組み込むこと
ができ、典型的にはマイクロプロセッサで構成すること
ができる。そのかわりに、論理手段４２の中に、故障信
号によってセットされるラッチで構成された阻止手段を
ゲート駆動器制御器４０の動作を阻止するために設ける
こともできる。
電流センサ３０乃至３７は典型的には、小さな変流器で
構成することができる。電流が短いパルスであり、高確
度を必要としないからである。そのかわりに、ホール効
果素子、磁気抵抗器、分流器、積分増幅器付きのトロイ
ダル結合インダクタ等の他の形式の電流モニタで電流セ
ンサを構成することもできる。
構成することができる。電流が短いパルスであり、高確
度を必要としないからである。そのかわりに、ホール効
果素子、磁気抵抗器、分流器、積分増幅器付きのトロイ
ダル結合インダクタ等の他の形式の電流モニタで電流セ
ンサを構成することもできる。
第２図は電流センサの第１図とは別の配置を示す。回路
内に接続した状態で試験を行う際のゲート電流を測定す
るため、第２図では電流センサ３０がＧＴＯ１０のカソ
ード導線（すなわち負端子）に結合される。更に、電流
センサ３０は、変換装置の正常動作中に負荷制御の目的
または他の故障検出の目的でカソード電流を監視するた
めに用いることができる。
内に接続した状態で試験を行う際のゲート電流を測定す
るため、第２図では電流センサ３０がＧＴＯ１０のカソ
ード導線（すなわち負端子）に結合される。更に、電流
センサ３０は、変換装置の正常動作中に負荷制御の目的
または他の故障検出の目的でカソード電流を監視するた
めに用いることができる。
本発明の好ましい実施例では故障試験中に順方向ゲート
・パルスよりはむしろ逆方向ゲート・パルスが使用され
る。第３図乃至第５図から明らかなように、正常動作と
短絡動作との間の電流レベルの差は、時点ｔ にゲート
駆動器から順方向ゲｎ −ト・パルスが印加された場合よりも時点ｔ。ｆｆに逆
方向ゲート・パルスが印加された場合の方が大きい。
・パルスよりはむしろ逆方向ゲート・パルスが使用され
る。第３図乃至第５図から明らかなように、正常動作と
短絡動作との間の電流レベルの差は、時点ｔ にゲート
駆動器から順方向ゲｎ −ト・パルスが印加された場合よりも時点ｔ。ｆｆに逆
方向ゲート・パルスが印加された場合の方が大きい。
第３図に示すように、主電源および負荷に接続された代
表的な故障していないＧＴＯでは、正常動作中のターン
オン時の電流１９が約１４アンペア（Ａ）であるのに対
して、正常なターンオフ時の電流１９は負荷に応じて約
−１５０アンペアにもなる。この同じ故障していないＧ
ＴＯの、主電源を切断した状態でのゲート・パルスに応
じたゲート電流の波形が第４図に示しである。ターンオ
ン中のゲート電流１９はこの場合も約＋１４アンペアで
あるのに対して、ターンオフ電流が第３図より若干小さ
く、その値はゲート駆動器の設計によってきまる。同じ
代表的なＧＴＯが短絡によって故障したときの対照的な
波形が第５図に示されている。順方向ゲート・パルスに
応じたターンオン時の電流１９は約１アンペア増加して
＋１５アンペアになる。しかし、逆方向ゲート・パルス
に応じたターンオフ時のゲート電流１９は少なくとも約
１００アンペア増加して一２５０アンペアになる。した
がって、逆方向ゲート・パルスを用いた場合の方が短絡
したＧＴＯの検出が容品である。
表的な故障していないＧＴＯでは、正常動作中のターン
オン時の電流１９が約１４アンペア（Ａ）であるのに対
して、正常なターンオフ時の電流１９は負荷に応じて約
−１５０アンペアにもなる。この同じ故障していないＧ
ＴＯの、主電源を切断した状態でのゲート・パルスに応
じたゲート電流の波形が第４図に示しである。ターンオ
ン中のゲート電流１９はこの場合も約＋１４アンペアで
あるのに対して、ターンオフ電流が第３図より若干小さ
く、その値はゲート駆動器の設計によってきまる。同じ
代表的なＧＴＯが短絡によって故障したときの対照的な
波形が第５図に示されている。順方向ゲート・パルスに
応じたターンオン時の電流１９は約１アンペア増加して
＋１５アンペアになる。しかし、逆方向ゲート・パルス
に応じたターンオフ時のゲート電流１９は少なくとも約
１００アンペア増加して一２５０アンペアになる。した
がって、逆方向ゲート・パルスを用いた場合の方が短絡
したＧＴＯの検出が容品である。
第６図は本発明の変換装置回路内に於けるバイポーラ・
トランジスタ１０’ の接続を示す。図では電流センサ
３０はトランジスタ１０’のベース導線に接続されてい
るが、かわりにエミッタ導線（すなわち負端子）に接続
してもよい。
トランジスタ１０’ の接続を示す。図では電流センサ
３０はトランジスタ１０’のベース導線に接続されてい
るが、かわりにエミッタ導線（すなわち負端子）に接続
してもよい。
以上、制御ターンオフ半導体の故障を回路内に接続した
状態で試験する方法と装置について説明した。最少限の
装置の追加で試験が自動的に行なわれる。故障発生時に
故障の位置が表示され、変換装置の動作が防止される。
状態で試験する方法と装置について説明した。最少限の
装置の追加で試験が自動的に行なわれる。故障発生時に
故障の位置が表示され、変換装置の動作が防止される。
本発明の実施例を図示し説明してきたが、このような実
施例は例として示したものに過ぎない。
施例は例として示したものに過ぎない。
当業者は本発明の趣旨を逸脱することなく多数の変形、
変更および置き換えを行なうことができる。
変更および置き換えを行なうことができる。
したがって、特許請求の範囲は本発明の趣旨に合致する
このような変形をすべて包含するものである。
このような変形をすべて包含するものである。
第１図は本発明による試験方式を用いた電力変換装置の
概略回路図である。第２図は第１図の電流センサの別の
接続を示す概略回路図である。第３図は主電源に接続さ
れたＧＴＯの正常なゲート電流の波形図である。第４図
は主電源から切り離されたＧＴＯの正常なゲート電流の
波形図である。 第５図はゲートがカソードに短絡されて故障したＧＴＯ
のターンオンおよびターンオフ時のＧＴＯゲート電流の
波形図である。第６図は第１図の回路にバイポーラ拳ト
ランジスタを用いる場合の接続の仕方を示す回路図であ
る。 （主な符号の説明） １０乃至１７・・・ゲート・ターンオフ・サイリスタ、
２０乃至２７・・・ゲート駆動器、 ３０乃至３７・・・電流センサ。
概略回路図である。第２図は第１図の電流センサの別の
接続を示す概略回路図である。第３図は主電源に接続さ
れたＧＴＯの正常なゲート電流の波形図である。第４図
は主電源から切り離されたＧＴＯの正常なゲート電流の
波形図である。 第５図はゲートがカソードに短絡されて故障したＧＴＯ
のターンオンおよびターンオフ時のＧＴＯゲート電流の
波形図である。第６図は第１図の回路にバイポーラ拳ト
ランジスタを用いる場合の接続の仕方を示す回路図であ
る。 （主な符号の説明） １０乃至１７・・・ゲート・ターンオフ・サイリスタ、
２０乃至２７・・・ゲート駆動器、 ３０乃至３７・・・電流センサ。
Claims (26)
- （１）変換装置内に接続された制御ターンオフ半導体の
故障試験装置において、上記半導体に結合されて上記半
導体の制御電極に対してパルスを発生するパルス手段、
上記半導体に結合されて上記パルスに応答して流れる制
御電極電流を検知する検知手段、および上記検知手段に
結合されて前記制御電極電流の大きさが所定の最小レベ
ルより小さい場合に故障と判定するレベル検出手段を備
えている制御ターンオフ半導体の故障試験装置。 - （２）変換装置内に接続された制御ターンオフ半導体の
故障試験装置において、上記半導体に結合されて上記半
導体の制御電極に対してパルスを発生するパルス手段、
上記半導体に結合されて上記パルスに応答して流れる制
御電極電流を検知する検知手段、および上記検知手段に
結合されて前記制御電極電流の大きさが所定の最大レベ
ルより大きい場合に故障と判定するレベル検出手段を備
えている制御ターンオフ半導体の故障試験装置。 - （３）変換装置内に接続された制御ターンオフ半導体の
故障試験装置において、上記半導体に結合されて上記半
導体の各々の制御電極に対してパルスを発生するパルス
手段、上記半導体に結合されて上記パルスに応答して流
れる各々の制御電極電流を検知する検知手段、および上
記検知手段に結合されて上記制御電極電流のいずれかの
大きさが所定の最小レベルより小さい場合または上記制
御電極電流のいずれかの大きさが所定の最大レベルより
大きいある場合に故障と判定するレベル検出手段を備え
ている制御ターンオフ半導体の故障試験装置。 - （４）特許請求の範囲第（３）項記載の制御ターンオフ
半導体の故障試験装置において、上記レベル検出手段に
は、上記変換装置に結合されて故障に応答して上記変換
装置の動作を阻止するための阻止手段が結合されている
制御ターンオフ半導体の故障試験装置。 - （５）特許請求の範囲第（３）項記載の制御ターンオフ
半導体の故障試験装置において、上記レベル検出手段に
は、故障の発生した半導体を表示するための表示手段が
結合されている制御ターンオフ半導体の故障試験装置。 - （６）特許請求の範囲第（３）項記載の制御ターンオフ
半導体の故障試験装置において、上記パルス手段が逆方
向パルスを発生するように接続されている制御ターンオ
フ半導体の故障試験装置。 - （７）特許請求の範囲第（３）項記載の制御ターンオフ
半導体の故障試験装置において、上記検知手段が複数の
変流器で構成され、上記変流器はそれぞれ対応する半導
体に結合されている制御ターンオフ半導体の故障試験装
置。 - （８）特許請求の範囲第（７）項記載の制御ターンオフ
半導体の故障試験装置において、各々の上記変流器がそ
れぞれ対応する半導体の制御電極に結合されている制御
ターンオフ半導体の故障試験装置。 - （９）特許請求の範囲第（７）項記載の制御ターンオフ
半導体の故障試験装置において、各々の上記変流器がそ
れぞれ対応する半導体の負端子に結合されている制御タ
ーンオフ半導体の故障試験装置。 - （１０）特許請求の範囲第（３）項記載の制御ターンオ
フ半導体の故障試験装置において、上記制御ターンオフ
半導体がＧＴＯサイリスタである制御ターンオフ半導体
の故障試験装置。 - （１１）特許請求の範囲第（３）項記載の制御ターンオ
フ半導体の故障試験装置において、上記制御ターンオフ
半導体がバイポーラ・トランジスタである制御ターンオ
フ半導体の故障試験装置。 - （１２）変換ブリッジ内に接続された複数の制御ターン
オフ半導体、各々が対応する上記半導体の制御電極と負
電極に結合されて該制御電極にゲート・パルスを供給す
る複数のゲート駆動器、上記ゲート駆動器に結合されて
それぞれの上記半導体に逆方向または順方向ゲート・パ
ルスを供給するように上記ゲート駆動器の各々に命令す
るゲート駆動器制御器であって、上記半導体に故障がな
いかどうか試験するために上記変換ブリッジが主電源電
圧に接続されない状態で上記ゲート駆動器からのパルス
送出を命令するゲート駆動器制御器、上記半導体に結合
されて上記ゲート・パルスに応答して流れる各々の制御
電極電流を検知する検知手段、ならびに上記検知手段と
上記ゲート駆動器制御器に結合されて上記制御電極電流
のいずれかの大きさが所定の最小レベルより小さい場合
または上記制御電極電流のいずれかの大きさが所定の最
大レベルより大きい場合に故障と判定するレベル検出手
段を備えている変換装置。 - （１３）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記ゲート駆動器制御器には、試験要求信号に
応答して上記変換装置の作動に先立って上記半導体に故
障がないかどうか試験するように上記ゲート駆動器制御
器に命令する試験制御手段が結合されている変換装置。 - （１４）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記レベル検出手段と上記ゲート駆動器制御器
に結合されて、故障に応答して上記変換装置の動作を阻
止する阻止手段を含んでいる変換装置。 - （１５）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記レベル検出手段には、故障の発生した半導
体を表示するための表示手段が結合されている変換装置
。 - （１６）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記ゲート駆動器制御器は上記半導体に故障が
ないかどうか試験するために逆方向ゲート・パルスを送
出するように命令する変換装置。 - （１７）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記検知手段が複数の変流器で構成され、上記
変流器がそれぞれ対応する上記半導体に結合されている
変換装置。 - （１８）特許請求の範囲第（１７）項記載の変換装置に
おいて、上記変流器がそれぞれ対応する上記半導体の制
御電極に結合されている変換装置。 - （１９）特許請求の範囲第（１７）項記載の変換装置に
おいて、上記変流器がそれぞれ対応する上記半導体の負
電極に結合されている変換装置。 - （２０）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記制御ターンオフ半導体がＧＴＯサイリスタ
である変換装置。 - （２１）特許請求の範囲第（１２）項記載の変換装置に
おいて、上記制御ターンオフ半導体がバイポーラ・トラ
ンジスタである変換装置。 - （２２）制御ターンオフ半導体の両端間に主電力を印加
する前に制御ターンオフ半導体を回路内に接続した状態
で試験する試験方法において、上記半導体の制御電極を
電流パルスで駆動するステップ、上記パルスによって生
ずる電流を測定するステップ、ならびに測定された電流
が所定の最小レベルより小さい場合に故障を表示するス
テップを含むことを特徴とする制御ターンオフ半導体の
試験方法。 - （２３）制御ターンオフ半導体の両端間に主電力を印加
する前に制御ターンオフ半導体を回路内に接続した状態
で試験する試験方法において、上記半導体の制御電極を
電流パルスで駆動するステップ、上記パルスによって生
ずる電流を測定するステップ、ならびに測定された電流
が所定の最大レベルより大きい場合に故障を表示するス
テップを含むことを特徴とする制御ターンオフ半導体の
試験方法。 - （２４）制御ターンオフ半導体の両端間に主電力を印加
する前に制御ターンオフ半導体を回路内に接続した状態
で試験する試験方法において、上記半導体の制御電極を
電流パルスで駆動するステップ、上記パルスによって生
ずる電流を測定するステップ、ならびに測定された電流
が所定の最小レベルより小さい場合または測定された電
流が所定の最大レベルより大きい場合に故障を表示する
ステップを含むことを特徴とする制御ターンオフ半導体
の試験方法。 - （２５）特許請求の範囲第（２４）項記載の制御ターン
オフ半導体の試験方法において、上記表示ステップで故
障が表示された場合に上記半導体のその後の動作を阻止
するステップを含む制御ターンオフ半導体の試験方法。 - （２６）特許請求の範囲第（２４）項記載の制御ターン
オフ半導体の試験方法において、上記駆動ステップの上
記電流パルスが逆方向ゲート・パルスである制御ターン
オフ半導体の試験方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80564585A | 1985-12-06 | 1985-12-06 | |
| US805645 | 1985-12-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156575A true JPS62156575A (ja) | 1987-07-11 |
Family
ID=25192103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28607986A Pending JPS62156575A (ja) | 1985-12-06 | 1986-12-02 | 回路内の制御タ−ンオフ半導体の試験方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS62156575A (ja) |
| DE (1) | DE3641441A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3888702D1 (de) * | 1988-12-24 | 1994-04-28 | Siemens Ag | Verfahren zur kurzschlussüberwachung eines spannungszwischenkreisumrichters. |
| DE19743632B4 (de) * | 1997-10-02 | 2006-02-16 | Alcatel | Verfahren zur Ermittlung vorgeschädigter Leistungshalbleiterschalter in Stromrichterschaltungen |
| DE102014105719B4 (de) | 2014-04-23 | 2015-11-26 | Ge Energy Power Conversion Gmbh | Schaltungsvorrichtung mit einer Thyristorschaltung sowie ein Verfahren zum Prüfen der Thyristorschaltung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733368A (en) * | 1980-08-07 | 1982-02-23 | Toshiba Corp | Fault detector |
| JPS5943372A (ja) * | 1982-09-03 | 1984-03-10 | Toshiba Corp | サイリスタバルブの素子故障診断装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310866A (en) * | 1979-09-28 | 1982-01-12 | Borg-Warner Corporation | Shootthrough fault protection system for bipolar transistors in a voltage source transistor inverter |
| JPS59160353A (ja) * | 1983-03-03 | 1984-09-11 | Kawasaki Heavy Ind Ltd | ル−プ伝送装置 |
| GB2137029A (en) * | 1983-03-14 | 1984-09-26 | Westinghouse Electric Corp | Switching Control Circuit for DC/AC Inverter |
-
1986
- 1986-12-02 JP JP28607986A patent/JPS62156575A/ja active Pending
- 1986-12-04 DE DE19863641441 patent/DE3641441A1/de not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733368A (en) * | 1980-08-07 | 1982-02-23 | Toshiba Corp | Fault detector |
| JPS5943372A (ja) * | 1982-09-03 | 1984-03-10 | Toshiba Corp | サイリスタバルブの素子故障診断装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3641441A1 (de) | 1987-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11686781B2 (en) | Transistor bridge failure test | |
| US7583109B2 (en) | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters | |
| US7994798B2 (en) | Power converter current sensor testing method | |
| US9121913B2 (en) | System for detecting a failure associated with an inverter or associated machine | |
| AU2005258128B2 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| EP0848492A1 (en) | Method for diagnosing abnormality of circuit member of inverter driving controller for driving and controlling motor | |
| US8427331B2 (en) | System and method for testing power transistors | |
| US20120147634A1 (en) | Circuit and method for regulating a dc voltage and power converter | |
| US20180269677A1 (en) | Semiconductor element driving device | |
| US6927988B2 (en) | Method and apparatus for measuring fault diagnostics on insulated gate bipolar transistor converter circuits | |
| Lu et al. | A survey of IGBT fault diagnostic methods for three-phase power inverters | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| EP2878964B1 (en) | Detecting shorted diodes | |
| JPS62156575A (ja) | 回路内の制御タ−ンオフ半導体の試験方式 | |
| US6909255B2 (en) | Drive controller for a self-commutated converter | |
| CN109116207B (zh) | 预检测桥式结构中igbt异常的方法 | |
| US20230352253A1 (en) | Power supply device | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| US20240142501A1 (en) | Fault Detection for a Flying Capacitor Converter | |
| EP4187787A1 (en) | Protection unit for wide bandgap power switching device and method for operating the wide bandgap power switching device | |
| Deng et al. | A diagnosis strategy for high-frequency link bidirectional AC-DC matrix converter | |
| JPH0536332A (ja) | 開閉器操作制御回路 | |
| Weisgerber | Diagnostic possibilities with short‐circuit protected transistor inverter for electric drives with high reliability | |
| JPH0279621A (ja) | 絶縁ゲート形バイポーラトランジスタの異常検出方法 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 |