JPS61122578A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、負荷に電流を供給又はしゃ断する電源回路
に関するものである。

〔従来の技術〕

第２図は従来の電源回路を示す概略構成図であり、図に
おいて、１は負荷２に対する電源回路であって、自動的
に入力される入力信号等によって接点３が閉じると、通
常開の接点４を通じて負荷２に電流が流れる。回路１の
実動作試験は、予め接点４を聞込ておき、試験信号によ
って接点３を実動作させて閉とし、接点３と連動する接
点５を閉じることによυ、電流制限抵抗６を介して負荷
に微小電流を流し、負荷２を含めた電路が健全である事
を、ランプ７の点灯によって確認する方法により行なわ
れていた。

〔発明が解決しようとする問題点〕

従来の電源回路は、以上のように構成されているので、
回路運転中の実動作試験時に、誤操作にへ よって、負荷に不要な悪影響を与えるおそれがあシ、ま
た実動作試験に先立って、負荷駆動のおそれがないよう
負荷に電流が流れないことを予め確認する必要があシ、
この確認作業が容易に行なえないという問題点があった
。

この発明は、上記のような従来のものの問題点を除去す
るためになされたもので、少数の構成要素によυ、自動
的に、実動作試験およびこの試験に伴う負荷の誤動作を
防止し、試験前の負荷電流の確認を容易に行なえる電源
回路を提供するものである。

〔問題点を解決するための手段〕

この発明の電源回路は、通常時不動作状態の第１パワー
インタフエース素子と通常時動作状態の第２パワーイン
タフエース素子とが直接接続された電源回路に、第１パ
ワーインタフエース素子を動作する第１詳入力信号用の
第１群入力手段および第１パワーインタフエース素子の
動作・不動作状態を検出する第１検出手段と、第２パワ
ーインタフエース素子を不動作状態にする第２詳入力信
号用の第２群入力手段および第２パワーインタフエース
素子の動作・不動作状態を検出する第２検出手段と、を
備えた構成としたものである。

〔作用〕

この発明においては、負荷駆動時においては、動作状態
にある第２パワーインタフエース素子の動作を第２検出
手段で検出するとともに、第１詳入力信号に基づいて第
１群入力手段により第１パワーインタフェース素子を不
動作状態から動作状態にし、この第１パワーインタフエ
ース素子の不動作・動作状態を第１検出手段により検出
し、実動作試験時においては、第２詳入力信号の入力停
止に基づいて第２群入力手段により第２パワーインタフ
ェース素子の不動作状態とし、この第２パワーインタフ
エース素子の不動作状態を第２検出手段により検出する
とともに、第１詳入力信号の入力信号に基づいて第１群
入力手段により第１パワーインタフェース素子を不動作
状態から動作状態にし、この第１パワーインタフエース
素子の不動作・動作状態を第１検出手段により検出する
ことにより、負荷を駆動することなく第１および第２パ
ワーインタフエース素子の実動作試験を自動的に行なう
ものである。

〔実施例〕

以下、この発明の一実施例を図について説明する。なお
、本実施例では、第１および第２パ゛ワーインタフエー
ス素子がトライアックである場合について説明する。

第１図において、１）．１２は互いに直列接続されたト
ライアック（第１、第２パワーインタフエース素子）、
１）ｍ、１２ｍはトライアック１）゜１２のゲート、１
３は負荷である。１４はトライアック１）を動作状態に
する第１群の入力信号、１５は周期パルスを発生する発
振器、１６は多数決論理回路、１７はトランスであシ、
ダイオード。

コンデンサおよび抵抗からなる整流回路を介してトライ
アック１）のゲー）１）ａＫ接続されている。１８は、
電流制限用の抵抗であり、トライアック１）の不動作時
に負荷１３が動作しない微小電流となるよう抵抗値が設
定されている。なお、発振器１５、多数決論理回路１６
、トランス１７、抵抗１８等により第１群入力手段１９
が構成されている。また、２０はトライアック１）の動
作・不動作状態をこれに流れる電流に基づいて検出する
電流センサ（第１検出手段）である。なお、上記多数決
論理回路１６は、３つの第１群入力信号１４である（　
Ａ　Ｉ　Ｂ　Ｉ　Ｃ）のうち、例えば、全ての又はいず
れかの２人力信号（Ａ、Ｂ）、（Ｂ、Ｃ）。

（Ｃ，Ａ）が入力されたときにのみ、発振器１５の周期
パルスを出力する、所謂２Ａ回路に構成されている。こ
の多数決論理回路１６の入力信号の数としては、３つの
入力信号に限らず、適宜、必要に応じた入力信号数に構
成してもよい。

さらに、２１はトライアック１２を不動作にする第２群
の入力信号、２２はトランスであり、ダイオード、コン
デンサおよび抵抗からなる整流回路を介してトライアッ
ク１２のゲート１２ａに接続されている。２３は電流制
限用の抵抗であシ、トライアック１２の不動時に負荷１
３が動作しな′　い微小電流となるよう抵抗値が設定さ
れている。

２４は通常時動作状態であるトランジスタである。

なお、トランス２２、抵抗２３、トランジスタ２４等に
より第２群入力手段２５が構成されている。

さらに、２６はトライアック１２の動作・不動作状態を
これに流れる電流に基づいて検出する電流センナ（第２
検出手段）であシ、この電流センサ２６は発振器１５か
らの周期パルスが出力されな一場合には、トライアック
１２の不動作状態により、発振器からの出力がないこと
を検出できる発振器出力検出手段の役目も同時に有して
いる。また、２Ｔは、この電源回路と外部装置との間の
信号の入出力を電気的に隔離して相互の電気的障害の波
及を除去する保護回路である。

次に動作について説明する。

このような電源回路においては、負荷１３の駆動時には
、通常時に第２群入力信号２１に基づいて動作状態にあ
るトランジスタ２４により、トランス２２には発振器１
５から出力される周期パルスが入力されている。そのた
め、ゲート１２ａＫはこの周期パルスを整流した電圧が
入力されておシ、トライアック１２だけが動作状態にあ
り、この状態では抵抗１８により電流が制限されるため
、負荷１３は動作しない。この状態での動作検出は電流
センサ２６により行なわれる。さらにこの状態で、第１
群の入力信号１４が入力されると、この入力信号１４が
多数決論理回路１６、トランス１７および整流回路を通
じてゲート１）＆に入力されるため、トライアック１）
が不動作から動作状態になシ、負荷１３に大きい駆動電
流が流れて負荷１３が駆動する。そして、負荷１３への
駆動電流は第１群の入力信号１４に基づいて供給、しゃ
断される。この負荷駆動時におけるトライアック１）．
１２に流れる電流は各電流センサ２０゜２６により監視
されるため、実動作試験に先立ってトライアック１），
１２の誤動作の検出が可能となる。

また、トライアック１）および１２の実動作試験を行な
う場合には、第２群の入力信号２１によってトランジス
タ２４の動作を停止させ、ゲート１２ａへの電圧供給を
停止することにょシ、トライアック１２を不動作状態と
し、このトライアック１２の不動作状態を電流センサ２
６にょシ確認する。次に、第１群の入力信号１４を試験
的に入力し、多数決論理回路１６から出方されるパルス
に基づき、トランス１７等を通じてトライアック１）を
動作状態にし、この状態時でのトライアック１）および
抵抗２３を通じて流れる微小電流を電流センサ２０によ
り検出し、電源回路の健全性を確認する。なお、この状
態時においては、抵抗２３の抵抗値が適切に設定されて
いるため負荷は駆動しない。

このように、本実施例では、負荷駆動時におけるトライ
アック１）の不動作状態およびトライアック１２の動作
状態、試験時におけるトライアック１２の不動作状態お
よびトライアック１）の動作状態を負荷１３を駆動しな
い状態で自動的に確認することができ、負荷を含めた電
源回路の健全性を容易に確認することができる。また、
多数決論理回路１６を備えた場合には、第１群入力信号
１４のいずれかに、系統的な誤信号が混入すると、トラ
イアック１）が誤動作しないので、電源回路の動作性の
信頼を高めることができる。さらに、トランジスタ２４
の故障等によるトライアック１２の不動作状態も電流セ
ンナ２６により確実に検出できる利点を有する。

なお、上記実施例では、パワーインタフェース素子にト
ライアックを使った例を説明したが、パワーインタフェ
ース素子としてはサイリスタでも良く、又、直流電源の
場合にはトランジスタを使用子る事も可能であシ、上記
実施例と同様の効果を奏する。また、上記実施例では、
入力信号側とパワーインタフェース素子側とを電気的に
隔離してエネルギーを伝える目的でトランスを使った例
を説明したが、フォトカプラ等を用いても良く、上記実
施例と同様の効果を奏する。

〔発明の効果〕

以上、説明したように本発明によれば、直列接続された
第１および第２パワーインタフエース素子をそれぞれ動
作・不動作させる第１および第２１　　群の入力信号を
入力する第１・第２人力手段、および第１・第２パワー
インタフエース素子の動作・不動作を検出する第１・第
２検出手段とを設は九構成にしたので、パワーインタフ
ェース素子の実動作試験および試験に伴う誤動作の防止
を自動的に行なうことが可能となシ、試験に先立って負
荷電流の確認を容易に行なうことができ、その結果、信
頼性の高い電源回路を得ることができるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による電源装置を示す概略
構成図、第２図は従来の電源回路を示す概略構成図であ
る。 図において、１）．１２は第１および第２パワーインタ
フエース素子、１３は負荷、１４．２１は第１群および
第２群の入力信号、１５は発振器、１６は多数決論理回
路、１）２５は第１群および第２群入力手段、２０は第
１検出手段、２６はｆＸ２検出手段および発振器出力検
出手段、である。

Claims (5)

【特許請求の範囲】
1. （１）互いに直列接続された通常時不動作状態の第１パ
   ワーインタフエース素子と通常時動作状態の第２パワー
   インタフエース素子とを通じて負荷に電力を供給する電
   源回路において、前記第１パワーインタフエース素子を
   動作状態にする第１群の入力信号を入力する第１群入力
   手段と、前記第１パワーインタフエース素子の動作・不
   動作状態を検出する第１検出手段と、前記第２パワーイ
   ンタフエース素子を不動作状態にする第２群の入力信号
   を入力する第２群入力手段と、前記第２パワーインタフ
   エース素子の動作・不動作状態を検出する第２検出手段
   とを備え、前記負荷を駆動することなく前記第１および
   第２パワーインタフエース素子の実動作試験を行なうよ
   うにしたことを特徴とする電源回路。
2. （２）第１および第２検出手段が、第１パワーインタフ
   エース素子又は第２パワーインタフエース素子のそれぞ
   れの電流を検出することにより各パワーインタフエース
   素子の動作・不動作を検出する構成である特許請求の範
   囲第１項記載の電源回路。
3. （３）第１群入力手段が、第１群入力信号に基づいて第
   １パワーインタフエース素子を駆動・不動作状態とする
   多数決論理出力信号を出力する多数決論理回路を備えた
   構成である特許請求の範囲第１項記載の電源回路。
4. （４）多数決論理回路が、発振器を備えこの発振器から
   出力される信号により動作する構成である特許請求の範
   囲第３項記載の電源回路。
5. （５）多数決論理回路および発振器を第１群入力手段に
   備えた電源回路において、第２検出手段が、発振器の信
   号出力を検出する発振器出力検出手段を備えた構成であ
   る特許請求の範囲第１項記載の電源回路。