JPS6358991A - 回路形成装置 - Google Patents

回路形成装置

Info

Publication number
JPS6358991A
JPS6358991A JP20396086A JP20396086A JPS6358991A JP S6358991 A JPS6358991 A JP S6358991A JP 20396086 A JP20396086 A JP 20396086A JP 20396086 A JP20396086 A JP 20396086A JP S6358991 A JPS6358991 A JP S6358991A
Authority
JP
Japan
Prior art keywords
circuit
nozzle
circuit forming
substrate
height information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20396086A
Other languages
English (en)
Other versions
JPH0568876B2 (ja
Inventor
田口 克彦
黒崎 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Juki Corp
Original Assignee
Juki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juki Corp filed Critical Juki Corp
Priority to JP20396086A priority Critical patent/JPS6358991A/ja
Publication of JPS6358991A publication Critical patent/JPS6358991A/ja
Publication of JPH0568876B2 publication Critical patent/JPH0568876B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Coating Apparatus (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、液体状の各種の回路形成材料によって、電
気基板上に任意形状の塗膜を積層して電気回路を形成す
るための回路形成装置に関するものである。
[従来の技術] 従来知られている上述のような回路形成装こは、上下動
するノズルの口端に、回路形成材料を塗布しようとする
面とノズル口との距離を一定に維持する接触子を設け、
所望の回路形状に応じて、基板を水平力向に移動して、
ノズル口は基板上に導電性、半導電性、非導電性といフ
た各種の回路形成材料を吐出しつつ相対的に移動して、
回路を形成するようになっている。
第7図は、このような従来袋δにおける回路形成を示す
図である。
図において、lは回路の基板、2はペースト状の回路形
成材料を吐出するためのノズル、3はノズル2の口端に
おいてノズルの進行方向側、(実際には基板lか動くの
て基板lの進行方向と反対側)に設けられた後触子とし
てのダイヤモンド等のスタイラス、4は、ノズル2から
吐出される回路形成材料て、回路において抵抗体を構成
する。
又、5は既に7&板l上に吐出されて、回路において導
電体を構成する回路形成材料である。
スタイラス3は、図示のようにノズル2の口部と回路を
形成しようとする面との距離を常に一定に保持し、図示
のように回路を形成する回路形成材料の膜厚を均一にな
している。
ところて、このような回路形成装置によって、製造され
る電気回路は、ノズルから吐出される回路形成材料の!
!類によって導電体、抵抗体、非導電体等の種々の形状
の膜層か形成され、これらの各膜層か積層されて回路を
構成するいわゆる厚膜回路である。
このような厚膜回路では、回路の電気的特性を維持する
ために、回路を構成する導電体、抵抗体、非導電体等の
各膜層の厚みを一定にすることが不可欠の条件である。
すなわち、例えば一部に厚みの薄い部分が生しると導1
[体回路部分においては抵抗値か増し、また抵抗体回路
部分では、予定値と異なる抵抗値か生じ、さらに非導電
体部分ては回路短絡という重大な結果さえ招来する。
このために、各種の回路形成材料によって形成されて回
路を構成する各膜層は、それぞれ厚みを一定値に維持す
る必要がある。
そして、回路形成材料を吐出すべき対象面か凹凸のない
平滑面であれば、ノズル口と対象面とを一定距離に維持
して回路形成材料を吐出することは、それほど困難なこ
とではなく、比較的容易に一定厚さのIl!2層を得る
ことがてきる。
ところが、現実には、例えば基板面は25mmにつき約
804m  程度の「反り」かあるのか通常で、回路形
成材料の吐出対象面は常に平滑とは限らない。
このため、前述のように従来技術にあっては、ノズル口
にスタイラスを付設してノズル口と吐出対象面との距離
を一定にする、すなわちスタイラスか倣った対象面の凹
凸等に応じてノズルを上下させて、一定厚の膜層な得て
いる。なお、各8層は吐出形成後、乾燥してこれを約8
00〜1000℃で焼成加工するため、基板には通常セ
ラミック材が使用されている。
[発明か解決しようとする問題点] 上述のように、従来の回路形成装置では、ノズル口を吐
出対象面に対して常に一定の高さに保持するためにノズ
ルの口端にダイヤモンド等のスタイラスを設け、これに
より、ノズル口を吐出対象面に対して常時一定距離に保
持していた。
そして、ノズルは、吐出対象面の高低状態をトレースす
るスタイラスに従動して上下動し、常に一定の厚さの膜
層な形成するようになつている。
したかって、ノズルは、常にスタイラス方向へ移動する
必要がある。
このノズルの移動方向制約のために回路形成(回路形成
材料の吐出)の順序に格別の考慮をする必要か生じて、
生産性に悪彩ツをおよぼす。例えば、“コ”の字形状の
パターンを形成しようとすると一個不連続吐出による接
合部か生じる。特に、導体の場合このような接合部は断
線や導体抵抗の増大といった工大欠陥を引き起こす(第
7図に示すような場合、ノズル2は、図面で左方向に走
行不1七である。これは、スタイラス3か進行方向に対
して下部が後退している状態に傾斜して取付けられてい
るため、逆方向、すなわち図で左方向に移動しようとす
るとスタイラス3の先端か膜層5の凹部でひっかかり移
動不可能になる。)という問題点が生じる。
[問題点を解決するための手段] この発明に係る回路形成装置は、回路形成材料の吐出対
象面の高低の検知手段と、この高低情報を記憶する手段
と、ノズルの高さレベル調整手段と、前記記憶手段から
の高低情報にもとづいて高さレベル調整手段の駆動制御
を行なう制御手段とを備えている。
[作用] この発明においては、回路パターンを形成すべき基板面
の高低を予め検知し、この検知情報にもとづいてノズル
を上下動させることにより、ノズルと回路パターンを形
成すべき対象面との距離を常に一定になしうる結果、厚
みが均一な回路パターンを得ることができる。
[実施例] 図面にもとづいてこの発明の詳細な説明する。
第1図ないし第3図は、この発明の第1の実施例を示す
図で、第1図は発明に係る装置の要部斜視図、第2図は
装置のブロック図、第3図は動作順序を示すフローチャ
ートである。
図において、lは、水平方向(xY方向)へ自在に移動
するテーブル6上にセットされたセラミック基板、7は
検出手段としてのレーザ光による検出部2て基板6上に
形成すべき回路パターンの予定経路面の高低ないし凹凸
状態を検知する。また、7aは、高低情報を出力するケ
ーブルである。8は、このレーザ光検出装置7の保持具
である。
9は、ノズル支持具、10はノズル支持具9を介してノ
ズル2を上下動させるノズルレベル調節部、11はノズ
ルレベル2gIf!ff部の上面に設けられる後述のボ
ールネジ軸12のネジ部と螺合するナツトである。
12は、前記ナツト11に螺合して図外の駆動源の回転
によりノズルレベル調節部10を上下動(図示Z方向)
させるボールネジ軸である。
また13は、ノズル7A節部10の上下動をガイドする
リニアガイド部である。
前記ノズルrA節部10、ナツト11、ボールネジ軸1
2、リニアガイド部13および図外の駆動源によってノ
ズルレベルmftj手段14が構成されている。なお、
保持具8およびリニアガイド部13は、フレーム20に
固定されている。
15は、制御手段としてのCPU回路15a、記憶回路
としてのRAM回路15bを有するマイクロコンピュー
タである。
以上の構成の下に次に該実施例における作用を第3図に
示すフローチャートにもとづいて説明する。
先ず装置の動作がスタートすると、テーブル6か移動し
て、レーザ光検出装置7が、基板lにおける回路パター
ンの予定経路1aの開始位置にセットされる(ステップ
1)。
レーザ光検出装置7の検出部は、予定経路laにレーザ
光を投光部から照射し、受光部でその反射光を受光しつ
つ、回路パターンの予定経路la上を走行して、その全
経路における高低状態を検出して高低情報を記憶手段と
してのマイクロコンピュータ15のRAM回路15bに
入力する(ステップ2)。
次いてノズル2のノズル口2aが予定経路1aの開始位
置にセットされる(ステップ3)。
そして、マイクロコンピュータ15のCPU回路15a
はRAM回路15bに格納された予定経路1aの高低情
報にもとづいてノズルレベル調節手段14を駆動制御し
てノズル口2aか予定経路la上を走行して回路形成材
料を吐出する間、ノズル口2aと予定経路la面との距
離を常に所定量に保持する(ステップ4.5)。
[他の実施例] 次に、上記構成を利用した他の実施例(第2の実施例)
における作用を第4図に示すフローチャートにもとづい
て説明する。
この実施例においては、先ず装置の動作がスタートする
と、テーブル6が移動して、レーザ光検出部2117が
第5図における基板l上の1点P3点に移動する。移動
後、レーザ光検出装置7の検出部は、投光部から照射し
、受光部でその反射光を受光しつつ、高低情報を検出し
、マイクロコンピュータ15のRAM回路15bにその
高低情報を入力する。
次に、テーブル6は、レーザ光検出装置7が第5図にお
ける基板l上の1点P2点に一致するように移動し、高
低情報を得てRAM回路15bに入力する。このように
して順次格子上の各点へ移動して、高低検出・情報入力
を行い、全格子点の高低情報をRAM回路15bに入力
する(ステップIA、2A)。
次いで、マイクロコンピュータ15のCPU回路15a
は、RAM回路15bに格納されたp、、p2.p、□
、pHの高低情報を読み出しくステップ3A)、それら
4点の高低値の平均値を演算し、エリアA+の平均高低
値としてRAM回路isbの別番地へ格納する。
次に、エリアA2の平均高低値を得る為にP2 、 P
3. P II+ P +。の高低情報の入力・演算を
行い同様RAM回路15bに入力する。
このようにして順次各エリアの平均高さを演算し、全エ
リアの平均高低値をRAM回路15bに入力する (ス
テップ4A、5A)。
次いでノズル2のノズル口2aか予定経路1aの開始位
置にセットされる(ステップ3)。
そして、マイクロコンピュータ15のCPU回路15a
はRAM回路15bに格納されたエリア毎の高低情報に
もとづいてノズルレベルm節手段14を駆動制御してノ
ズル口2aが予定経路la上を走行して回路形成材料を
吐出する間、ノズル口2aと予定経路la面との距離を
ほぼ一定の所定量に保持する(ステップ6A、5)その
時のノズル2の動作状態を第6図に示す。ここで21か
ノズル端の動作となる。
以上のプロセスにより所望の回路パターンの経路上に回
路形成材料か均一な淳さに膜層されることとなる。なお
、ml・2 の実施例において、高さ情報を取り込む検
出手段としてレーザを利用した測定器のかわりに、例え
ば発光ダイオード等の非接触式或は接触式でもよい。ま
た、同一基板内に複数個の回路パターンのあるような場
合の効率化の為に、複数個の検出手段および吐出ノズル
を配設することも可使である。
さらに第2の実施例については、エリア毎の高さ情報を
得る手順として、P+ 、 P2 、 P+2、pHの
高低情報検知→平均高さ演算、→ A、の平均高低情報
RAMに格納→P2 、 P3 、 pH、Pl。の高
低情報検知→平均高さ演算→A2の平均高低情報をRA
Mに格納→ ・・・ とじていっても同様の効果が得ら
れる。また、分割の方法は第5図のように格子状でなく
、三角形等で区切っていき、3点の平均値にて三角形エ
リア毎の平均高さとしてRAMに格納にしてもよい。
[発明の効果] この発明は、以上述べた構成・作用により、基板上に均
一な厚さの回路パターンを迅速適正に形成することかで
き、かつ電気的特性の非常に安定した高品質の厚膜回路
を得ることができる。
【図面の簡単な説明】
第1図は、この発#4(係る第1の実施例の回路形成装
置の要部斜視図、第2図は、同上ブロック図、第3図は
、装置の動作順序を示すフローチャート、第4図は、第
2の実施例の動作順序を示すフローチャート、第5図は
、同上基板上の各エリアを示す説明図、第6図は、装置
のノズル2の動作説明図、第7図は、突来装置における
回路形成状態を示す一部断面図である。 7  ・・・ ・・・ 検出手段 14  ・・・・・・ノズルレベル調節手段15a  
=  −制御手段(CPU)15b  ・・・ ・・・
 記憶手段(RAM)出願人  東京重機工業株式会社 第1図 第2図 第3凶 第6図

Claims (1)

  1. 【特許請求の範囲】 回路形状に応じて水平方向に移動制御されるテーブル上
    の基板に、ノズル口から回路形成材料を吐出して、所望
    の回路を形成するようにした回路形成装置において、 基板上の高低状態の検出手段と、 この検出手段による基板面の高低情報の記憶手段と、 回路形成材料を吐出するノズルを上下方向に移動して、
    ノズル口と基板上における形成すべき回路パターンの予
    定経路面との距離を調整するためのノズルレベル調節手
    段と、 前記記憶手段から出力される高低情報にもとづいて前記
    ノズルレベル調節手段の動作制御をおこなう制御手段と
    を備え、回路パターンの予定経路面とノズル口との距離
    を常時一定に保持するようにしたことを特徴とする回路
    形成装置。
JP20396086A 1986-08-29 1986-08-29 回路形成装置 Granted JPS6358991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20396086A JPS6358991A (ja) 1986-08-29 1986-08-29 回路形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20396086A JPS6358991A (ja) 1986-08-29 1986-08-29 回路形成装置

Publications (2)

Publication Number Publication Date
JPS6358991A true JPS6358991A (ja) 1988-03-14
JPH0568876B2 JPH0568876B2 (ja) 1993-09-29

Family

ID=16482503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20396086A Granted JPS6358991A (ja) 1986-08-29 1986-08-29 回路形成装置

Country Status (1)

Country Link
JP (1) JPS6358991A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291992A (ja) * 1988-09-29 1990-03-30 Juki Corp 直接描画装置におけるスルーホール描画方法
JPH02186061A (ja) * 1989-01-11 1990-07-20 Kajima Corp 免震床と固定床若しくは壁とのジョイント部分の床構造
JPH02268860A (ja) * 1989-04-07 1990-11-02 Fuji Mach Mfg Co Ltd 高粘性流体塗布装置
JP2003053238A (ja) * 2001-08-21 2003-02-25 Hitachi Industries Co Ltd ペースト塗布機とペースト塗布方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132393A (en) * 1981-02-09 1982-08-16 Tokyo Shibaura Electric Co Method of producing electric circuit board
JPS61123192A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 描画装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132393A (en) * 1981-02-09 1982-08-16 Tokyo Shibaura Electric Co Method of producing electric circuit board
JPS61123192A (ja) * 1984-11-20 1986-06-11 松下電器産業株式会社 描画装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291992A (ja) * 1988-09-29 1990-03-30 Juki Corp 直接描画装置におけるスルーホール描画方法
JPH02186061A (ja) * 1989-01-11 1990-07-20 Kajima Corp 免震床と固定床若しくは壁とのジョイント部分の床構造
JPH02268860A (ja) * 1989-04-07 1990-11-02 Fuji Mach Mfg Co Ltd 高粘性流体塗布装置
JP2003053238A (ja) * 2001-08-21 2003-02-25 Hitachi Industries Co Ltd ペースト塗布機とペースト塗布方法

Also Published As

Publication number Publication date
JPH0568876B2 (ja) 1993-09-29

Similar Documents

Publication Publication Date Title
JP2740588B2 (ja) 塗布描画装置
EP0113979A1 (en) Method of forming thick film circuit patterns with a sufficiently wide and uniformly thick strip
EP0337149A2 (en) Solder deposition tool
JP3619791B2 (ja) ペースト塗布機
JPH021197A (ja) 描画装置
JPS6358991A (ja) 回路形成装置
CN101570082A (zh) 糊状物分配器及控制糊状物分配器的方法
JP2609825B2 (ja) 多層配線基板の製造方法
US5148963A (en) Method for solder nozzle height sensing
JPH06114313A (ja) ペースト塗布機
JP6822864B2 (ja) 情報処理装置、情報処理方法、プログラム、
JP2011020093A (ja) ペースト塗布方法及びペースト塗布装置
US7439846B2 (en) Resistance adjusting method and resistance adjusting element and resistance adjusting device
JP2010042393A (ja) 基板のリペア区間設定方法(methodfordesignatingrepairsectiononsubstrate)
JP2751286B2 (ja) 描画装置
JPH09122554A (ja) ペースト塗布機
JP2002035975A (ja) レーザドリル方法及び装置
JPH0234985A (ja) 回路描画機の制御方法
JP3469991B2 (ja) ペースト塗布機
JPH0715147A (ja) 多層配線基板の半貫通スルーホール形成方法及びその装置
JPH0918116A (ja) 回路基板作成装置
JP3138099B2 (ja) 部品装着装置
JPH05200540A (ja) クリーム半田の塗布方法及び装置
JP3470060B2 (ja) ペースト塗布方法とペースト塗布機
JP2003069290A (ja) 部品装着装置及び方法、並びに部品装着用プログラム