JPS6358867A

JPS6358867A - 半導体装置の製造方法

Info

Publication number: JPS6358867A
Application number: JP61201625A
Authority: JP
Inventors: Hisao Hayashi; 久雄林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-14
Anticipated expiration: 2013-06-11
Also published as: JP2763068B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ、産業上の利用分野本発明は、絶縁基板上に半導体層を形成した半導体装置
の製造方法に関し、特に、ＣＭＯ３）ランジスタ等の複
数の導電型の不純物の唐人が必要とされる半導体装置の
製造方法に関する。

Ｂ０発明の概要本発明は、絶縁基板上に半導体層を形成し該半導体層上
に第１及び第２のゲート電極を形成する半導体装置の製
造方法において、シリケートガラス層をマスクとして用
いると共に一方の導電型の不純物の拡散源として用いる
ことにより、製造工程の簡略化等を実現するものである
。

Ｃ１従来の技術一般に、半導体装置の製造においては、フォトリソグラ
フィ技術によるマスクの形成や、イオン注入或いはＣＶ
Ｄ法等による薄膜の形成等の各工程によって、所望の半
導体装置の製造が進められている。

ここでＣＭＯＳトランジスタを製造する方法について籠
華に説明すると、例えばシリコン基板等の半導体基板に
所定のウェル領域が形成され、更にそれぞれＮＭＯ３Ｉ
−ランジスタとＰＭＯ３）ランジスタのソース・ドレイ
ン領域とで異なるマスクを用いて２回のイオン注入によ
りＮ型の不純物とＰ型の不純物がそれぞれ導入されてい
る。

Ｄ０発明が解決しようとする問題点しかしながら、ＣＭＯ３トランジスタの製造においても
、他のＮＭＯＳトランジスタやＰＭＯＳトランジスタの
製造と同様に、その工程数を低減することが要求されて
おり、製造工程の簡略化を図って製品コストの低減を図
ることが求められている。

一方、絶縁基板上に薄膜の半導体層を形成する５ｏｌ（
シリコン・オン・インシュレーター）技術を用いて装置
を製造する方法が研究されているが、この場合には、イ
オン注入の際にチャージアップし易いという問題もあり
、２回のイオン注入によっては、チャージアップの傾向
がさらに高まることになる。

そこで、本発明は上述の問題点に鑑み、ＣＭＯＳトラン
ジスタ等の複数の導電型の不純物の導入が必要とされる
半導体装置のｆＡ造の簡略化等を実現するような半導体
装置の製造方法の提供を目的とする。

Ｅ３問題点を解決するための手段本発明は、絶縁基板上に形成された半導体層上にデー１
縁膜を介して少なくとも第１及び第２のゲート電極を形
成する工程と、上記第１のゲート電極上に第１導電型の
不純物を含有するシリケートガラス層を形成する工程と
、上記第１のゲート電極上のシリケートガラス層をマス
クとして第２のゲート電極に対応する半導体層中に第２
導電型の不純物を導入すると共に、上記第１のゲート電
極に対応する半導体層中に上記シリケートガラス層より
第１導電型の不純物を４人する工程とからなる半導体装
置の製造方法により上述の問題点を解決する。

ここで、第２のゲート電極に対応する半導体層中に第２
導電型の不純物を導入する手段としては、例えば第２導
電型の不純物を含有するシリケートガラス層を被着して
、拡散させるようにしても良く、また、気相から上記シ
リケートガラス層以外の部分で露出した領域に第２導電
型の不純物を導入するようにしても良い。

Ｆ０作用シリケートガラス層はマスクとして機能することのみな
らず、第１導電型の不純物の拡散源として機能し、さら
に層間絶縁層としても機能することになる。したがって
、第２導電型の不純物の導入を他のシリケートガラス層
を用いて行う場合には、２回のシリケートガラス層の被
着形成のみでイオン注入は不要であり、マスクの数も１
枚減ることになり、工程の簡略化が実現されることにな
る。さらに、Ｓｏｌ構造で有るが故に、第１導電型領域
と第２導電型領域を隣接させて形成することができるが
、上述の手段を用いて、シリケートガラス層をマスクと
して第２導電型の不純物領域を自己整合的に形成するこ
とは、５０１構造の利点を活用したものとなる。

また、第２導電型の不純物の導入をシリケートガラス層
をマスクとして気相から拡散させる方法でも、同様にイ
オン注入は不要であり、例えばイオン注入時のチャージ
アップの問題等は解決されることになる。

Ｇ、実施例本発明の好適な実施例を図面を参照しながら説明する。

本実施例の半導体装置の製造方法は、ＣＭＯＳトランジ
スタの製造方法であり、シリケートガラス層をマスクと
して用いるともに、二亥シリケートガラス層を拡散源と
して、さらに層間絶縁層としても用いるため、製造工程
の簡略化を実現することができる。

まず、本実施例の半導体装置の製造方法を工程に従って
、第１図ａ〜第１図ｅを参照しながら説明する。

（ａ）絶縁基板ｌｌ上に、薄膜の半導体層１２を全面に
形成し、該半導体層１２にゲート絶縁膜１３を形成した
後、ゲート電極となる電極層を全面に形成する。なお、
フィールド絶縁膜等も形成され得る。次に、第１のゲー
ト電極１４と、第２のゲート電ｉ１５をパターニングし
てそれぞれ第１図ａに示すように独立して形成する。こ
の第１のゲート電極１４は、その対応する半導体層中に
後の工程でＰ型の不純物が導入されてＰＭＯ３Ｉ−ラン
ジスタのゲートｔＪｉとなり、一方、第２のゲート電極
１５は、その対応する半導体層中に後の工程でＮ型の不
純物が４人されてＮＭＯ３）ランジスクのゲート電極と
なる。

（ｂ）次に、第１図すに示すように、マスクとして用い
られ第１導電型としてＰ型の不純物を拡散させるための
シリケートガラス層としてＢＳＧ（ボロン・シリケート
ガラス）Ｊｉ１６を全面に例えばＣＶＤ法を用いて形成
する。

（Ｃ）８５０層１６の全面被着後、第１図Ｃに示すよう
に、上記第１のゲート電極１４に対１？する半導体層の
みが被覆されるように当該Ｂｓｃ：Ｘ′！＋６をバター
ニングする。即ち、第１図Ｃに記号ｌで示され、後の工
程によるＰ型の不純物（ボロン）の導入によっζＰＭＯ
３トランジスタのソース・ドレイン領域となる領域のみ
を被覆するようにバターニングする。このようなパター
ニングによって当２１　Ｂ　Ｓ　ａ層１６は、次の工程
のマスクとして機能することになる。また、上記Ｂｓ＋
：４Ｎ６は１０００人程度に薄くすることができ、この
ように薄い８５０層１６とすることで、後の工程でリフ
ロー膜を形成した場合に便宜である。

（ｄ）次に、第１図ｄに示すように、８５０層１６をパ
ターニングしたところで、第２導電型であるＮ型の不純
物を第２のゲート電極１５に対応する半導体層中に導入
するためのＰＳＧ　（リン・ソリケートガラス）層１７
を例えばＣＶＤ法により全面に被着形成する。このＰＳ
Ｇ層１７は、例えば５〜７μｍ程度の膜厚とすることが
でき、このような膜厚とすることで層間絶縁層として用
いることができる他、リフロー膜としても用いることが
できる。このようなＰＳＧＩＪ１７が全面に被着された
場合には、上記８３０層１６が上記第１のゲート電極１
４に対応する半導体層領域ｌを被覆しているため、第２
のゲート電極１５に対応する半導体層にのみ当該ＰＳＧ
層１７は被着して形成されることになる。

また、このようにＰＳＧ層１７を用いずに、上記バター
ニングされたＢＳＧｊｉ１６をマスクとして気相から第
２導電型であるＮ型の不純物を導入することもできる。

即ち、第１１１ａＣに示すような第２のゲート電極１５
に対応する半導体層のみが露出する状態で、ＰＨ３、Ｐ
ｃ’ｓ　、ＰＯＣｌｚ等のガスを使用して露出してなる
半４体層１２に不純物を導入することができる。このと
き上記８３０層１６がマスクとされ、自己整合的に反対
導電型の不純物領域が形成されることとなる。

なお、第１のゲート電極１４のマスクとしてＮ型の不純
物を含有するシリケートガラス層を用いたときには、Ｂ
２Ｈ６やＢＣｌ３等を用いることができる。

（ｅ）次に、上記８３０層１６から第１のゲート電極１
４に対応する半導体層の領域ｌに、当該８３０層１６に
含有されるボロンを導入させる。また、このとき第２の
ゲート電極１５に対応する半導体層を被覆するようにＰ
ＳＧ層１７を形成したときは、その半導体層にリンを同
様に導入することができる。第１図ｅは、上記半導体層
１２に上記８３０層１６からボロンが導入され、かつ、
上記２８６層１７からリンが導入されて、それぞれＰＭ
Ｏ３）ランジスタのソース・ドレイン領域、ＮＭＯ３）
ランジスタのソース・ドレイン領域が形成されるところ
を示している。なお、このような不純物の導入の際に同
時に上記２８６層１７をリフローするようにしても良い
。

このように本実施例の半導体装置の製造方法では、まず
、第２導電型の半導体層を例えば上記ＢＳＧＦ！１１６
の如きシリケートガラス層からなるマスクを用いて自己
整合的に形成することができ、このため従来必要とされ
ていたマスクの数は−枚減ることになる。ま１こ、この
ように自己整合的に形成したことで、マスクの端部で第
１及び第２導電型の不純物が隣接して存在することにな
るが、Ｓｏｌ構造であるため弊害はなく、高密度に素子
を配胃させることができる。

また、上述のように絶縁基板ｌｌ上の半導体層１２への
不純物を導入を、シリケートガラス層１６．１７　（若
しくはガスを用いた拡散）によって行うことにより、イ
オン注入工程が不要となる。

また、その反面ＣＶＤ法等によるシリケートガラス層の
形成工程が加わることにもなるが、シリケートガラス層
は層間絶縁層として更にリフロー膜としても用いること
ができるため、素子の分離に便宜である。また、イオン
注入の工程によっては、ＳＯＩ構造の場合にチャージア
ンプの悪影否が懸念されるが、本実施例の半導体装置の
製造方法では、このような弊害はなく、シリケートガラ
ス層を形成した場合のバルクにおける分極に起因するフ
ィールド反転等の問題もない。また、３０１７１造では
不純物を含有するシリケートガラス層を用いても接合深
さの制御について困難なくできることになる。

なお、上述の実施例においては、第１導電型の不純物を
含有するシリケートガラス層を８３０層として説明した
が、他のシリケートガラス層であっても良いことは勿論
である。また、第２導電型の不純物を含有するシリケー
トガラス層としてＰＳＧｐを用いたが、これも限定され
るものではなく、他のソリケートガラス層を用いること
ができる。また第１導電型をＰ型とし、第２導電型をＮ
型としたが、その逆の導電型であっても良い。

Ｈ１発明の効果本発明の半導体装置の製造方法は、不純物を含有するシ
リケートガラス層によって絶縁基板上の半導体層の一部
を被覆して、これをマスクとして用いて自己整合的に反
対導電型の不純物領域を形成することができ、また、イ
オン注入工程等も不要となり、その製造工程の筒略化に
寄与することになる。

【図面の簡単な説明】

第１図ａ〜第１図Ｃは本発明の半導体装置の製造方法を
説明するためのその工程に従った半導体装置の断面図で
ある。１１　・　・　・　絶Ｉ（基（反１２・・・半導体層１４・・・第１のゲート電極１５・・・第２のゲート電極１６・・・８３０層１７・・・ＰＳＧ層特　許　出　願　人　　ソニー株式会社代理人　　　弁
理士　　　　　小泡　見向　　　　　　　　　田村榮− 第１図ａＢＳＧ肩がをＮ第１図ｂ８３０層のＩ叡−ニガ第１図Ｃ

Claims

【特許請求の範囲】絶縁基板上に形成された半導体層上にゲート絶縁膜を介
して少なくとも第１及び第２のゲート電極を形成する工
程と、上記第１のゲート電極上に第１導電型の不純物を含有す
るシリケートガラス層を形成する工程と、上記第１のゲ
ート電極上のシリケートガラス層をマスクとして第２の
ゲート電極に対応する半導体層中に第２導電型の不純物
を導入すると共に、上記第１のゲート電極に対応する半
導体層中に上記シリケートガラス層より第１導電型の不
純物を導入する工程とからなる半導体装置の製造方法。