JPS6356949A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS6356949A
JPS6356949A JP61200788A JP20078886A JPS6356949A JP S6356949 A JPS6356949 A JP S6356949A JP 61200788 A JP61200788 A JP 61200788A JP 20078886 A JP20078886 A JP 20078886A JP S6356949 A JPS6356949 A JP S6356949A
Authority
JP
Japan
Prior art keywords
pin
input
signal
wiring
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61200788A
Other languages
English (en)
Other versions
JPH0734455B2 (ja
Inventor
Toshihiko Watari
渡里　俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61200788A priority Critical patent/JPH0734455B2/ja
Priority to US07/089,530 priority patent/US4819131A/en
Priority to CA000545375A priority patent/CA1269763A/en
Priority to EP87307594A priority patent/EP0258056B1/en
Priority to DE8787307594T priority patent/DE3774370D1/de
Priority to AU77632/87A priority patent/AU592518B2/en
Publication of JPS6356949A publication Critical patent/JPS6356949A/ja
Publication of JPH0734455B2 publication Critical patent/JPH0734455B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多層配線基板に関し、特に多数の入出力ピンを
必要とする情報処理装置の配線基板に関する。
［従来の技術］ 従来、この種の多層配線単板としては、基板に多層セラ
ミック基板を用いた半導体デバイス用パッケージがある
（特公昭５７−４８８６０号）。このセラミック基板は
、第３図に示すように基板の裏面に多数の入出力ピン６
６．８０・・・が形成されているが、電源供給の安定化
と動作速度の高速化および信号遅延漏話等の基板の動作
特性を保証するために入出力ピンの配列は、信号ピン６
６と電力ピン８０の交互配置となっている。６０は基板
内部の多層接続配線でおる。
一方、最近の超大型・超高速の情報処理機器においては
、論理回路の高速化動作のために、使用する論理集積回
路１４．１４の高速化・高集積化のみでなく、個々の論
理集積回路間の接続配線長の短縮化が求められるように
なってきた。
例えば、最近の超大型機では、システム内における回路
遅延に占める集積回路内の遅延と、集積口路間接続配線
遅延との割合は５０　悦対５０％にまで達している。
このことは、高速なシステムを実現するためには集積回
路の高速化のみでなく、集積回路間の接続配線長の短縮
化、すなわち、配線基板上の集積回路の高密度実装化の
必要性を示唆している。
［発明が解決しようとする問題点］ ところで、配線基板の入出力ピン数と搭載回路数（ゲー
ト数）との間には周知のレントの法則という経験式があ
り次のようにあられされる。即ち、Ｐ＝　ｋＧ　ｒ ここで、Ｇは配線基板上に搭載されるゲート数、Ｐは必
要な入出力信号ピン数、ｋおよびｒは経験的に決められ
る定数である。
今、例えば配線基板上に５０．０００ゲーｉ〜の回路を
搭載しようとしたとき、ｋを３゜５、ｒを０．６とすれ
ば必要人出力信号ピン数Ｐは Ｐ＝　３．５ｘ５０，０００　”＝　２，３０９すなわ
ち２，３０９ピンもの多数の信号ピンを必要とすること
になる。ざらに、これ以外に配線基板に電力を供給する
電力ピンが概ね信号ピン数と同等程度必要とすれば、実
に全ピン数は約５０００ピンにのぼる。
第３図に示す従来例では、電力ピンを信号ピンの群間に
点在して配列することにより多ピン化をはかっているが
、この方法ではピンを配列するための面積を多く必要と
するとともに、さらに高速信号伝送を考えた場合、入出
力ピン部分でのインピーダンスのミスマツチングにより
波形の歪みや漏話が大きくなるという問題点があった。
本発明の目的は波形歪ヤ漏話による電気的特性の劣化の
ない信号伝送を可能にする多層配線基板を提供すること
にある。
［問題点を解決するための手段］ 本発明は複数個の多層接続配線と、該多層接続配線との
間で電力或いは信号の授受を行う入出力ピンとを有する
多層配線基板において、多層接続配線のうち電源配線或
いは信号配線に接続する電源／信号ピンを中心にしてそ
の外周に、多層接続配線のうちグランド配線に接続する
円筒状グランドピンを配置して同軸型溝造の入出力ピン
を）構成したことを特徴とする多層配線基板である。
［実施例］ 次に本発明の一実施例について図面を参照して説明する
。第１図は本発明の一実施例の断面図である。
１は多層配線基板、２は同軸型入出力ビン、３は電源配
線、４は信号配線、５は集積回路チップ、６は集積回路
端子、７はグランド配線である。また、同軸型入出力ピ
ン２は電源配線３或いは信号配線４に接続する電源／信
号ピン２００とグランド配線７に接続するグランドピン
２１０とで構成されている。
第１図において、多層配線基板１には周知のセラミック
多層配線基板が使用される。この配線基板はグリーンシ
ートと呼ばれるアルミナ粉末やガラス粉末を混合し有機
バインダを加えて泥漿とし、これを製膜機を通してシー
ト状に加工した生シートを積層し焼成して得られるもの
でおる。配線はタングステンやモリブデンなどの金属粉
末をペースト化した導体ペーストをスクリーン印刷手法
によって前記グリーンシート上にパターン化し、グリー
ンシートの積層−括焼成によって基板内に形成する。
配線基板１内の信号配線４は集積回路チップ５同士おる
いは集積回路チップ５の集積回路端子６と同軸型入出力
ビン２の信号ピン２００との接、涜を行なう。基板１内
の電源配線３は電源ピン２００から集積回路チップ５へ
の電源供給を行なう。
本発明の（１４成上の特徴でおる同軸型入出力ビン２は
中心に電源／信号ピン２００を配置し、、周囲を円筒形
のグランドピン２１０で囲んだ同軸型（１４造に構成し
て必る。なお、電源、／信号ピン２００とグランドビン
２１０との間は絶縁されている。
この同軸型入出力ビン２を基板１の裏面の接続パッド上
にろう付けする。信号ピン２００は基板１内の信号配線
４に、また電源ピン２００は電源配線３にそれぞれ接続
するように取付けられ、グランドピン２１０は基板１内
のグランド配線７に接続するようにろう付けされる。
これにより、同軸型コネクタを同等の電気的１４性を持
つ入出力ピンが形成でき、外部との高速の信号の授受に
よって波形歪ヤ］漏話の発生を皆無とすることかできる
。
第２図は、前記同軸型コネクタ２８基板１の裏面に配列
した状態を示す。第２図のように入出力ピン２は、基板
の衷面仝面にわたって格子状に配列される。
従来の例では、電源ピン、信号ピン、グランドピンが同
一形状でかつ個別であったので、信号ピンと信号ピン或
いは電源ピンと電源ピン間にさらにグランドピンを立て
る必要がおり、信号ピンの高密度化に限度がおったが、
本発明によれば、小型の同軸型入出力ピンの採用により
多数の信号ピンを高密度に形成することができる。
［発明の効果］ 以上説明したように本発明は多層配線基板の入出力ピン
に同軸型（苗造を用いることにより、波形歪や漏話によ
る電気的特性の劣化のない高速な信号の伝達を可能とす
るとともに多数の信号ピンを高密度に形成できるという
効果がおる。
【図面の簡単な説明】
第１図は本発明の多層配線基板を示す断面図、第２図は
第１図の配線基板の裏面の一部拡大図、第３図は従来の
配線基板の断面図である。 １・・・多層配線基板　　２・・・同軸型入出力ピン３
・・・電源配線　　　　４・・・信号配線７・・・グラ
ンド配線　　２００・・・電源／信号ピン２１０・・・
グランドピン

Claims (1)

    【特許請求の範囲】
  1. （１）複数個の多層接続配線と、該多層接続配線との間
    で電力或いは信号の授受を行う入出力ピンとを有する多
    層配線基板において、多層接続配線のうち電源配線或い
    は信号配線に接続する電源／信号ピンを中心にしてその
    外周に、多層接続配線のうちグランド配線に接続する円
    筒状グランドピンを配置して同軸型構造の入出力ピンを
    構成したことを特徴とする多層配線基板。
JP61200788A 1986-08-27 1986-08-27 多層配線基板 Expired - Lifetime JPH0734455B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61200788A JPH0734455B2 (ja) 1986-08-27 1986-08-27 多層配線基板
US07/089,530 US4819131A (en) 1986-08-27 1987-08-26 Integrated circuit package having coaxial pins
CA000545375A CA1269763A (en) 1986-08-27 1987-08-26 Integrated circuit package having coaxial pins
EP87307594A EP0258056B1 (en) 1986-08-27 1987-08-27 Integrated circuit package having coaxial pins
DE8787307594T DE3774370D1 (de) 1986-08-27 1987-08-27 Integrierte schaltungsstruktur mit coaxialen stiften.
AU77632/87A AU592518B2 (en) 1986-08-27 1987-08-27 Integrated circuit package having coaxial pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61200788A JPH0734455B2 (ja) 1986-08-27 1986-08-27 多層配線基板

Publications (2)

Publication Number Publication Date
JPS6356949A true JPS6356949A (ja) 1988-03-11
JPH0734455B2 JPH0734455B2 (ja) 1995-04-12

Family

ID=16430200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61200788A Expired - Lifetime JPH0734455B2 (ja) 1986-08-27 1986-08-27 多層配線基板

Country Status (6)

Country Link
US (1) US4819131A (ja)
EP (1) EP0258056B1 (ja)
JP (1) JPH0734455B2 (ja)
AU (1) AU592518B2 (ja)
CA (1) CA1269763A (ja)
DE (1) DE3774370D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206650A (ja) * 1990-11-30 1992-07-28 Agency Of Ind Science & Technol マザーボードとチップキャリアの接続方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821450B2 (ja) * 1987-10-05 1996-03-04 日本電気株式会社 高速信号用コネクタ
JPH0519995Y2 (ja) * 1988-01-05 1993-05-25
JPH02148862A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
JPH0677469B2 (ja) * 1988-12-28 1994-09-28 日本電気株式会社 多接点コネクタの案内構造
US4912772A (en) * 1989-03-06 1990-03-27 International Business Machines Corporation Connector and circuit package apparatus for pin array circuit module and circuit board
JPH04351710A (ja) * 1991-05-30 1992-12-07 Sony Corp 回転ヘッドドラム装置
US5334030A (en) * 1992-06-01 1994-08-02 National Semiconductor Corporation PCMCIA bus extender card for PCMCIA system development
JPH06314580A (ja) * 1992-08-05 1994-11-08 Amp Japan Ltd 二基板接続用同軸コネクタ
JPH0828244B2 (ja) * 1993-04-28 1996-03-21 日本電気株式会社 マルチチップパッケージの給電構造
AT1695U1 (de) * 1996-07-29 1997-09-25 Mikroelektronik Ges Mit Beschr Schaltanordnung
US5791911A (en) * 1996-10-25 1998-08-11 International Business Machines Corporation Coaxial interconnect devices and methods of making the same
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US20040043644A1 (en) * 1999-11-02 2004-03-04 Dibene J. Ted Coaxial and linear power delivery devices
US6803650B2 (en) * 2001-02-23 2004-10-12 Silicon Bandwidth Inc. Semiconductor die package having mesh power and ground planes
DE10164799B4 (de) * 2001-03-21 2006-03-30 Audioton Kabelwerk Gmbh Mobiltelefoneinrichtung mit mehradrigen elektrischen Verbindungseinrichtungen
US20040173894A1 (en) * 2001-09-27 2004-09-09 Amkor Technology, Inc. Integrated circuit package including interconnection posts for multiple electrical connections
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
EP1667225A4 (en) * 2003-09-24 2009-04-01 Ibiden Co Ltd INTERMEDIATE MEMBER AND MULTILAYER CONDUCTOR PLATE
US7544070B2 (en) * 2004-07-02 2009-06-09 Seagate Technology Llc Electrical connector defining a power plane
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8465297B2 (en) 2010-09-25 2013-06-18 Intel Corporation Self referencing pin

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
US4231629A (en) * 1979-01-18 1980-11-04 Telex Computer Products, Inc. Apparatus for connection of coaxial cables to a printed circuit mother board
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
US4612601A (en) * 1983-11-30 1986-09-16 Nec Corporation Heat dissipative integrated circuit chip package
JPS61288446A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 高速ｉｃパツケ−ジ構造
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
JPS6242437A (ja) * 1985-08-19 1987-02-24 Fujitsu Ltd マイクロ波ｉｃの接続構造
SE450065B (sv) * 1985-10-03 1987-06-01 Ericsson Telefon Ab L M Koaxialkontakt avsedd att anvendas vid en overgang mellan en koaxialledare och en planledare
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206650A (ja) * 1990-11-30 1992-07-28 Agency Of Ind Science & Technol マザーボードとチップキャリアの接続方法

Also Published As

Publication number Publication date
AU592518B2 (en) 1990-01-11
EP0258056B1 (en) 1991-11-06
DE3774370D1 (de) 1991-12-12
EP0258056A2 (en) 1988-03-02
JPH0734455B2 (ja) 1995-04-12
AU7763287A (en) 1988-03-03
CA1269763A (en) 1990-05-29
EP0258056A3 (en) 1988-09-07
US4819131A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
JPS6356949A (ja) 多層配線基板
CN104051425B (zh) 用于减少通道串扰的耦合通孔
US5424492A (en) Optimal PCB routing methodology for high I/O density interconnect devices
CA1143862A (en) High performance semiconductor package assembly
US6054758A (en) Differential pair geometry for integrated circuit chip packages
US6235997B1 (en) LSI package with equal length transmission Lines
WO1984002631A1 (en) Semiconductor chip package
JPH02168662A (ja) チップキャリア
JP2000307005A (ja) 半導体集積回路およびプリント配線基板ならびに電子機器
US20030096447A1 (en) Single and multiple layer packaging of high-speed/high-density ICs
US4814857A (en) Circuit module with separate signal and power connectors
JP2003249904A (ja) グランド又は電源回路より伝送線をシールドするための装置
CN100405143C (zh) 液晶模块
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
JPS6016701A (ja) マイクロ波プリント板回路
KR20010062801A (ko) 도체 임피던스가 조립 중에 선택되는 반도체 패키지
JPH0744222B2 (ja) 集積回路装置
JPH09275145A (ja) 半導体装置
EP0624055B1 (en) Power supply structure for multichip package
US11901300B2 (en) Universal interposer for a semiconductor package
US11869845B2 (en) Semiconductor package device and semiconductor wiring substrate thereof
JP4258168B2 (ja) マザーボード
JPS6342437B2 (ja)