JPS6356922A - Ｉｃチツプの基板への取付け方法 - Google Patents
Ｉｃチツプの基板への取付け方法Info
- Publication number
- JPS6356922A JPS6356922A JP20254886A JP20254886A JPS6356922A JP S6356922 A JPS6356922 A JP S6356922A JP 20254886 A JP20254886 A JP 20254886A JP 20254886 A JP20254886 A JP 20254886A JP S6356922 A JPS6356922 A JP S6356922A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- substrate
- bumps
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 65
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000006023 eutectic alloy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩＣ（集積回路）を基板に取付ける方法の改
善に関するものである。
善に関するものである。
［従来の技術］
集積回路にはＩＣチップを基板に取付けた構成のものが
ある。集積回路では、ミクロン単位の寸法でパターンが
形成されているため、ＩＣチップは基板に対して高精度
で位置決めされていることが望ましい。
ある。集積回路では、ミクロン単位の寸法でパターンが
形成されているため、ＩＣチップは基板に対して高精度
で位置決めされていることが望ましい。
従来、このような位置決めに用いる装置として、例えば
、第４図に示すようなマスク・アライナがあった。
、第４図に示すようなマスク・アライナがあった。
図で、１はＸＹステージであり、ＸＹ方向くＸ−ｘ′力
方向それと直交する方向）に位置が可変である。
方向それと直交する方向）に位置が可変である。
２はステージ１上に載せられた基板、３は基板２に接着
剤４で接着されたＩＣチップである。
剤４で接着されたＩＣチップである。
５はＩＣチップ３に形成するパターンが画かれた基準マ
スクである。
スクである。
６は紫外線を照射する照射源である。この照射源６は接
着剤４を溶かすのに用いる。
着剤４を溶かすのに用いる。
７はコントローラであり、ＸＹステージ１の位置と照射
源６の駆動を制御する。
源６の駆動を制御する。
このような装置で、基準マスク５に対して基ヱ２とチッ
プ３を位置合わせし、接着剤４で固定する。
プ３を位置合わせし、接着剤４で固定する。
［発明が解決しようとする問題点〕
このようなマスクアライナでは、接着剤４が硬化する前
に、ＩＣチップ３を基板２に対して位置決めする。この
位置決めは、ビンセット８を用いて手動で行ったり、精
密駆動装置を用いて行ったりしていた。
に、ＩＣチップ３を基板２に対して位置決めする。この
位置決めは、ビンセット８を用いて手動で行ったり、精
密駆動装置を用いて行ったりしていた。
しかし、手動による位置決めでは精度に限界があり、ま
た精密駆動装置による位置決めでは機構が極めて複雑に
なるという問題点が生ずる。
た精密駆動装置による位置決めでは機構が極めて複雑に
なるという問題点が生ずる。
本発明は上述した問題点を解決するためになされたもの
であり、簡単な構成により高精度でＩＣチップを位置決
めできるＩＣチップの基板への取付は方法を提供するこ
とを目的とする。
であり、簡単な構成により高精度でＩＣチップを位置決
めできるＩＣチップの基板への取付は方法を提供するこ
とを目的とする。
［問題点を解決するための手段］
本発明は、
ＩＣチップを基板面上の所定の位置に取付ける方法にお
いて、 前記基板とＩＣチップについて、 一方にはＩＣチップの取付は位置に応じた位置に球形状
の半田で構成した半田バンプを形成するとともに、他方
には前記半田バンプと対向する位置に半田で構成されて
いて半田バンプを受け＋ｑる凹型状の半田パターンを形
成し、 前記半田バンプを半田パターンに挿入した状態で半田部
分を加熱して溶融し、半田の表面張力を利用してＩＣチ
ップと基板の間の位置決めをすることを特徴とするＩＣ
チップの基板への取付は方法である。
いて、 前記基板とＩＣチップについて、 一方にはＩＣチップの取付は位置に応じた位置に球形状
の半田で構成した半田バンプを形成するとともに、他方
には前記半田バンプと対向する位置に半田で構成されて
いて半田バンプを受け＋ｑる凹型状の半田パターンを形
成し、 前記半田バンプを半田パターンに挿入した状態で半田部
分を加熱して溶融し、半田の表面張力を利用してＩＣチ
ップと基板の間の位置決めをすることを特徴とするＩＣ
チップの基板への取付は方法である。
［実施例］
以下、図面を用いて本発明を説明する。
第１図は本発明にかかるＩＣチップの基板への取付は方
法の一実論例に用いる岳板とＩＣチップの構成断面図で
ある。
法の一実論例に用いる岳板とＩＣチップの構成断面図で
ある。
図で、１ｏはＩＣチップ、２０は基板である。
ＩＣチップ１０の表面と裏面には絶縁層１１が形成され
ている。表面は回路パターン面になっていて、絶縁層１
１の下には集積回路例えばセンサ部の集積回路１２が形
成されている。裏面は基板２０への取付は面になってい
て、センサ部１２に対して所定の関係の位置に半田で構
成された球形状の半田バンプ１３が形成されている。１
４はクロム層であり、半田バンプ１３とＩＣチップ１０
の裏面の間に形成されている。
ている。表面は回路パターン面になっていて、絶縁層１
１の下には集積回路例えばセンサ部の集積回路１２が形
成されている。裏面は基板２０への取付は面になってい
て、センサ部１２に対して所定の関係の位置に半田で構
成された球形状の半田バンプ１３が形成されている。１
４はクロム層であり、半田バンプ１３とＩＣチップ１０
の裏面の間に形成されている。
このような構成のＩＣチップ１０は、例えば第２図に示
すような両面露光器を用いて製造される。
すような両面露光器を用いて製造される。
すなわち、この露光器は、ミラーＭを利用してＩＣチッ
プ１０の両面に光を当て、両面の光の当たる位置のずれ
を光学的合成回路Ａを覗いて検知し、ずれが０になるよ
うに光学的合成回路をＩＩするものである。
プ１０の両面に光を当て、両面の光の当たる位置のずれ
を光学的合成回路Ａを覗いて検知し、ずれが０になるよ
うに光学的合成回路をＩＩするものである。
再び第１図にもどり、基板２０には、ＩＣチップ１０の
取付は位置に応じた位置であって半田バンプ１３に対向
する位置に四部２１が設けられている。この凹部１１上
にはクロム層２２が形成され、更にその上には半田バン
プ１３を受け得る形状の半田パターン２３が形成されて
いる。
取付は位置に応じた位置であって半田バンプ１３に対向
する位置に四部２１が設けられている。この凹部１１上
にはクロム層２２が形成され、更にその上には半田バン
プ１３を受け得る形状の半田パターン２３が形成されて
いる。
このようなＩＣチップの基板への取付けは次のようにし
て行われる。
て行われる。
すなわち、半田パターン２３内に半田バンプ１３が挿入
されるように基板２０上にＩＣチップ１０を置く。この
状態で、例えば赤外線ヒータ等で半田バンプ１３と半田
パターン２３を加熱すると、半田が溶融し、溶融した半
田の表面張力でＩＣチップ１０が基板２０に対して位置
決めされる。すなわち、半田によりセルフ・アライメン
トされる。
されるように基板２０上にＩＣチップ１０を置く。この
状態で、例えば赤外線ヒータ等で半田バンプ１３と半田
パターン２３を加熱すると、半田が溶融し、溶融した半
田の表面張力でＩＣチップ１０が基板２０に対して位置
決めされる。すなわち、半田によりセルフ・アライメン
トされる。
そして、半田が冷えるとＩＣチップの位置が固定される
。
。
このとき、例えばｐ＋ ＝ｐ２＝ｌ）３となり、所望の
位置決め精度が得られる。
位置決め精度が得られる。
このような半田のセルフ・アライメントによれば例えば
±１０μｍの誤差範囲でＩＣチップを位置決めできる。
±１０μｍの誤差範囲でＩＣチップを位置決めできる。
第３図は本発明にかかる方法の他の実施例に用いるＩＣ
チップと基板の構成断面図である。図で、第１図と同一
のものは同−符弓を付ける。
チップと基板の構成断面図である。図で、第１図と同一
のものは同−符弓を付ける。
第３図では、ＩＣチップ１０の半田バンプ１３が形成さ
れた面と同一面側に受光部の集積回路１２が設けられて
いる。このため、ＩＣチップ１０を基板２０に取付ける
と、受光部１２は基板で覆われてしまう。そこで、基板
２０の受光部１２と対向する部分に穴が明けて入射開口
部２４を形成した。
れた面と同一面側に受光部の集積回路１２が設けられて
いる。このため、ＩＣチップ１０を基板２０に取付ける
と、受光部１２は基板で覆われてしまう。そこで、基板
２０の受光部１２と対向する部分に穴が明けて入射開口
部２４を形成した。
このようなＩＣチップと基板によっても第１図の実施例
と同様にしてセルフ・アライメントが行われる。
と同様にしてセルフ・アライメントが行われる。
なお、ＩＣチップを７レイとして構成し、例えばフォト
ダイオードアレイ、ＬＥＤアレイ、ラインプリンタ用サ
ーマルヘッド等にしてもよい。
ダイオードアレイ、ＬＥＤアレイ、ラインプリンタ用サ
ーマルヘッド等にしてもよい。
また、バンプ１３とパターン２３を半田の替わりにＡｕ
−８ｉ共晶合金（金とシリコンの共晶合金）にしてもよ
い。
−８ｉ共晶合金（金とシリコンの共晶合金）にしてもよ
い。
また、ＩＣデツプ１０を基板２０に取付けたときに半田
バンプ１３によりＩＣチップ１０と基板２０の間に生じ
る隙間にエポキシを充填してもよい。これによって、十
分な取付は強度を確保できる。
バンプ１３によりＩＣチップ１０と基板２０の間に生じ
る隙間にエポキシを充填してもよい。これによって、十
分な取付は強度を確保できる。
また、ＩＣチップ１０に半田パターンを形成し、基板２
０に半田バンプを形成した構成にしてもよい。
０に半田バンプを形成した構成にしてもよい。
また、第３図の実施例では集積回路１２は受光部の集積
回路に限らず発光部、発熱部等の集積回路であってもよ
い。
回路に限らず発光部、発熱部等の集積回路であってもよ
い。
また、第３図の実施例で入射間口部２４を透明ガラスで
構成しても、基板２０全体を透明ガラスで構成してもよ
い。
構成しても、基板２０全体を透明ガラスで構成してもよ
い。
［効果］
本発明によれば、集積回路に対して位置決めされた半田
バンプと半田パターンを設け、ＩＣチップの基板への取
付けの際には、溶融した半田の表面張力を利用して１Ｃ
チツプ１０を位置決めしている。このため、半田のセル
フ・アライン効果を利用でき、簡単な構成により高精度
で［Ｃチップを位置決めできる。第１図の実施例では、
集積回路１２と半田バンプ１３の間、半田バンプ１３と
基板２０の間で位置決めがされているため、集積回路と
半田バンプの形成面が異なるＩＣチップ１０を基板２０
に対して位置決めできる。
バンプと半田パターンを設け、ＩＣチップの基板への取
付けの際には、溶融した半田の表面張力を利用して１Ｃ
チツプ１０を位置決めしている。このため、半田のセル
フ・アライン効果を利用でき、簡単な構成により高精度
で［Ｃチップを位置決めできる。第１図の実施例では、
集積回路１２と半田バンプ１３の間、半田バンプ１３と
基板２０の間で位置決めがされているため、集積回路と
半田バンプの形成面が異なるＩＣチップ１０を基板２０
に対して位置決めできる。
また、第３図の実施例では、基板２０の集積回路１２に
対向する位置が熱と光を通す構成になっているため、受
光部、発光部、発熱部等の集積回路と半田バンプの形勢
面が同一のＩＣチップを基板に取付けることができる。
対向する位置が熱と光を通す構成になっているため、受
光部、発光部、発熱部等の集積回路と半田バンプの形勢
面が同一のＩＣチップを基板に取付けることができる。
第１図は本発明にかかる方法の一実施例に用いる基板と
ＩＣチップの構成断面図、第２図は第１図のＩＣチップ
の製造に用いる装置の一例を示した図、第３図は本発明
にかかる方法の他の実施例に用いる基板とＩＣチップの
構成断面図、第４図はＩＣチップを基板に取付けるのに
用いる装置の一例を示した図である。 １０・・・ＩＣチップ、１３・・・半田バンプ、２０・
・・基板、２３・・・半田パターン。 第３図 Ｘ −Ｘ’ ｊ
ＩＣチップの構成断面図、第２図は第１図のＩＣチップ
の製造に用いる装置の一例を示した図、第３図は本発明
にかかる方法の他の実施例に用いる基板とＩＣチップの
構成断面図、第４図はＩＣチップを基板に取付けるのに
用いる装置の一例を示した図である。 １０・・・ＩＣチップ、１３・・・半田バンプ、２０・
・・基板、２３・・・半田パターン。 第３図 Ｘ −Ｘ’ ｊ
Claims (1)
- 【特許請求の範囲】 ＩＣチップを基板面上の所定の位置に取付ける方法にお
いて、 前記基板とＩＣチップについて、 一方にはＩＣチップの取付け位置に応じた位置に球形状
の半田で構成した半田バンプを形成するとともに、他方
には前記半田バンプと対向する位置に半田で構成されて
いて半田バンプを受け得る凹型状の半田パターンを形成
し、 前記半田バンプを半田パターンに挿入した状態で半田部
分を加熱して溶融し、半田の表面張力を利用してＩＣチ
ップと基板の間の位置決めをすることを特徴とするＩＣ
チップの基板への取付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202548A JPH0680702B2 (ja) | 1986-08-28 | 1986-08-28 | Ｉｃチツプの基板への取付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202548A JPH0680702B2 (ja) | 1986-08-28 | 1986-08-28 | Ｉｃチツプの基板への取付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356922A true JPS6356922A (ja) | 1988-03-11 |
| JPH0680702B2 JPH0680702B2 (ja) | 1994-10-12 |
Family
ID=16459324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202548A Expired - Lifetime JPH0680702B2 (ja) | 1986-08-28 | 1986-08-28 | Ｉｃチツプの基板への取付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680702B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758149A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | チップ部品の実装方法 |
| WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
| JP2008244180A (ja) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | 実装構造体およびその製造方法 |
| JP2016206437A (ja) * | 2015-04-23 | 2016-12-08 | 三菱電機株式会社 | 波長多重光通信モジュールの製造方法 |
| JP2017168503A (ja) * | 2016-03-14 | 2017-09-21 | 東芝メモリ株式会社 | 電子部品の製造方法及び電子部品の製造装置 |
-
1986
- 1986-08-28 JP JP61202548A patent/JPH0680702B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| IBM JOURNAL OF RESEARCH AND DEVELOPMENT=1969 * |
| PROCEEDINGS OF THE 22ND ELECTRONIC COMPONENTS CONFERENCE=1972 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758149A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | チップ部品の実装方法 |
| WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
| US7375429B2 (en) | 2003-09-01 | 2008-05-20 | Fujitsu Limited | Integrated circuit component and mounting method thereof |
| JP2008244180A (ja) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | 実装構造体およびその製造方法 |
| JP2016206437A (ja) * | 2015-04-23 | 2016-12-08 | 三菱電機株式会社 | 波長多重光通信モジュールの製造方法 |
| JP2017168503A (ja) * | 2016-03-14 | 2017-09-21 | 東芝メモリ株式会社 | 電子部品の製造方法及び電子部品の製造装置 |
| CN107195556A (zh) * | 2016-03-14 | 2017-09-22 | 东芝存储器株式会社 | 电子零件的制造方法及电子零件的制造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680702B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3161142B2 (ja) | 半導体装置 | |
| JP2664214B2 (ja) | フアイバ・アレイの整合法 | |
| JPH09138325A (ja) | 光ファイバ実装構造とその製造方法 | |
| KR101319749B1 (ko) | 광원 장치 및 그것을 사용한 백라이트, 노광 장치 및 노광 방법 | |
| JPH02155242A (ja) | 半田を除去するための方法及び装置 | |
| JPH05299471A (ja) | ボンディング方法およびボンディング装置 | |
| JP2006507946A (ja) | 小型の部品を基板に半田付けする方法 | |
| JPS59109017A (ja) | エレクトロオプチカルデバイスの調心的配置法 | |
| JP2004012803A (ja) | 光伝送用プリント板ユニット及び実装方法 | |
| JPS6356922A (ja) | Ｉｃチツプの基板への取付け方法 | |
| JP3189268B2 (ja) | 部品実装装置 | |
| JP2008205003A (ja) | 実装方法、実装体および基板 | |
| JPH0613488A (ja) | 回路基板とその製造方法 | |
| JPH04221865A (ja) | 微小素子の固定方法 | |
| US6812949B1 (en) | Imaging apparatus and method for exposing a photosensitive material | |
| JP2007049040A (ja) | 接合方法 | |
| JPH05114800A (ja) | 電子部品の実装方法及び実装装置 | |
| JP2770803B2 (ja) | 電子部品搭載装置 | |
| JP2918423B2 (ja) | 画像装置 | |
| JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
| KR100809669B1 (ko) | 레이저 국부 가열을 이용한 광전모듈의 수동정렬 접속방법 | |
| JP2008227409A (ja) | 接合装置および接合方法 | |
| JP3817777B2 (ja) | 光素子搭載モジュールの製造方法 | |
| JPH11121531A (ja) | 電子部品の実装方法および実装装置 | |
| JPH01302214A (ja) | チップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |