JPS6356895A - デ−タ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は入力データに応じた表示を行なうデータ表示装
置に関するものである。

［従来の技術］ 従来、入力データの内容を表示するデータ表示装置にお
いては、例えば入力データが伝送路にて伝送されて来た
場合、静電ノイズ等の外来ノイズの影晋で入力データの
内容に誤りが発生する場合が有り、これらデータの誤り
を防止する方法として誤り検出訂正符号等を付加し、入
力時に誤り検出訂正を行なった後に、該誤り検出訂正処
理を行なった入力データに応じた表示を行なっていた。

［発明が解決しようとする問題点コ しかしながら、上述の揉な誤り検出訂正処理は演算等を
行なう関係上、処理に時間がかかり、特に入力されるデ
ータの内容が高速で変化する場合はデータを高速で処理
しなければならず、誤り検出訂正符号等を付加すること
によりデータユが増えるため高速処理には適しておらず
、この場合には誤りの検出及び訂正を行なわず、誤りが
発生している入力データに応じてそのまま表示を行なっ
ており、入力データに誤りが連続して発生した時などは
非常に見苦しいものになってしまっていた。

本発明は上述の問題点に鑑みて成されたもので、冗長デ
ータを付加すること無く、簡単な構成でデータの表示が
中断されること無く、見た目にも違和感の無いデータの
良好な表示を行なうことが出来るデータ表示装置を提供
することを目的とする。

［問題を解決する為の手段］ 本発明のデータ表示装置は、一定周期で入力される入力
データを保持する保持手段と、入力データが所定の入力
データかどうかを判別するデータ判別手段と、前記デー
タ判別手段において、入力データが所定の入力データで
ある場合には該所定の入力データに応じた表示を行ない
、入力データが所定の入力データでない場合には、前記
保持手段に保持されている一周期前に入力された入力デ
ータに応じた表示を行なう表示手段とを備えたものであ
る。

［作　　用コ 上述の構成により入力されたデータが所定のデータでな
い場合には１周期前に入力された所定の入力データに応
じた表示を行なわせることが出来、データの表示が中断
されること無く見た目に違和感の無い良好な表示を行な
うことが出来る。

［実施例コ 以下、本発明を本発明の一実施例を用いて説明する。

第１図は本発明の一実施例として、本発明を適用したビ
デオテープレコーダ（以下ＶＴＲと記す）のテープカウ
ンタ表示機構の概略構成を示した図である。

第１図において、１は磁気テープ、２は供給側リール、
３は巻き取り側リールで、該巻き取り側リール３は不図
示のモータ駆動回路により制御されているリールモータ
４により回転され、磁気テープｌを高速で巻き取る。５
は巻き取り側リール３と同様に回転する巻き取り側リー
ル台の回転に応じた周波数のパルス信号を発生する周波
数信号発生器で、該周波数信号発生器５より発生された
パルス信号は波形整形回路６において、増幅し波形を整
えられた後、カランタフに供給される。

また、カランタフには同期信号発生回路８により発生さ
れる一定周期のパルス信号である同期信号が入力されて
おり、前記カウンタ７は前記同期信号発生回路８から供
給されている同期信号のパルスが入力される間、前記波
形整形回路６からのパルス信号のパルス数をカウントし
、前記同期１３号のパルスが入力されると計測されたカ
ウント値データをパラレルに表示データ発生回路９に送
出すると共に、カウント値をリセットする。つまり表示
データ発生回路９には巻取り側リール３の回転周期に対
応したカウント値データがパラレルに供給されることに
なり、表示データ発生回路９では入力されたカウント値
データに対応した表示データを不図示のメモリより該カ
ウント値データをアドレスとして読み出し、パラレル−
シリアル変換器１０にパラレルに供給する。

パラレル−シリアル変換器１０ではパラレルに入力され
た前記表示データをシリアルの表示データとじて伝送路
１１に送出する。

そして、伝送路１１によって伝送されたシリアルの表示
データはシリアル−パラレル変換器１２においてパラレ
ルの表示データに変換され、判別回路１３に供給される
。

判別回路１３では入力された表示データが正常な表示デ
ータであるかどうかが判別される。すなわち、該表示デ
ータＩま後述する表示器１７において数字を表示させる
為のデータであり、数字以外例えばアルファベットや記
号等を表示させる為のデータは前記伝送路１１において
、前記表示データが正常に伝達されたならば判定回路１
３には供給されないはずである。

そこで該判定回路１３において該表示データが数字の表
示を行なわせるデータであった場合には入力された表示
データをそのまま出力し、判定回路１３からのメモリ動
作制御信号Ｗ／Ｒによりメモリ１４は記憶動作を行う様
に制御され、出力された表示データはメモリ１４に記憶
されると共に切換回路１５の図中のＡ側に供給される。

この時刻切換回路１５は判定回路１３からの切換制御信
号Ａ／Ｂにより図中のＡ側に供給されている表示データ
を出力する様に制御されており、以上の動作により正常
な表示データがメモリ１４に記憶されると共に表示器駆
動回路１６に供給される。

また、判定回路１３に入力される表示データが数字以外
の表示を行なわせるデータであった場合には、伝送路１
１において外来ノイズ等の影響により表示データに誤り
が発生したとして、この表示データを出力せず、また判
定回路１３からのメモリ動作制御信号Ｗ／Ｒによりメモ
リ１４は読み出し動作を行なう様に制御され、メモリ１
４に記憶されている正常な表示データが読み出され切換
制御回路１５の図中のＢ側に供給される。

そして、切換回路１５は判定回路１３からの切換制御信
号Ａ／Ｂにより図中のＢ側に供給されているメモリ１４
より読み出された正常な表示データを出力する様に制御
され、該正常な表示データは表示器駆動回路１６に供給
される。

そして、該表示器駆動回路１６では併給された表示デー
タの内容に応じた表示を表示器１７にて表示させる為の
表示器駆動信号を出力し、表示器１７において表示を行
なわせる。

また、第１図においてシリアル−パラレル変換器１２、
判定回路１３、メモリ１４、切換回路１５による構成は
マイクロプロセッサ１８により構成することも可能で、
第２図はマイクロプロセッサ１８により構成することも
可能で第２図はマイクロプロセッサ１８を用いた場合の
動作フローチャートを示したものである。

第２図において、まずパラレルの表示データを入力し、
シリアルの表示データに変換する（Ｓｌ）。次に該表示
データの内容が数値を表わすデータかどうかを判別しく
Ｓ２）、数値を表わしていれば、Ｓｌにおいて入力され
シリアルデータに変換された入力表示データを記憶する
（　３３８）と共に、該入力表示データを表示器駆動回
路１６に供給する（Ｓ４）また、Ｓ２において表示デー
タの内容が数値を表わしていなければ、すでに前に記憶
されている正常な表示データを出力し、表示器駆動回路
１６に供給する（　Ｓ　３１１＋Ｓ４）。以下第１図に
おける説明と同様に表示器１７において表示が行なわれ
る。

以上、説明して来た様に本実施例においては高速で伝送
されるテープカウンタ情報が、該伝送中に外来ノイズ等
により誤った場合でも、それを検出し、予め記憶されて
いる正常な時のテープカウンタ情報を用いて表示を行な
わせることにより、データの表示が中断されること無く
見た目にも違和感の無い表示を行なわせることが出来る
。

また、本実施例においてＶＴＲのカウンタ表示を例に示
した為、数字の表示を行なう時、アルファベットや記号
の表示を行なう為のデータが判別回路に入力された時に
は伝送路上に誤りが発生したと判定される様にしたが、
これに限らず、アルファベットや記号の表示を行なう様
な他のデータ表示装置にも本発明は適用出来、この場合
に、上述とは逆の判定を行なう様にすれば良い。

［発明の効果］ 以上説明して来た様に本発明により、冗長データを付加
すること無く、簡単な構成でデータの表示か中断される
こと無く、見た目にも違和感の無い良好な表示を行なう
ことが出来るデータ表示装置を提供することが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例として本発明を適用したビデ
オテープレコーダのテープカウンタ表示機構の概略構成
を示した図である。 第２図は第１図において、マイクロプロセッサを用いた
場合の動作フローチャートを示したものである。 １１−ｍ−伝送路、 １２−ｍ−シリアルーパラレル変換器、１３−ｍ−判定
回路、 １４−ｍ−メモリ、 １５−ｍ＝切換回路、 １７−−−表示器。

Claims (1)

【特許請求の範囲】
1. 一定周期で入力される入力データを保持する保持手段と
   、入力データが所定の入力データかどうかを判別するデ
   ータ判別手段と、前記データ判別手段において、入力デ
   ータが所定の入力データである場合には該所定の入力デ
   ータに応じた表示を行ない、入力データが所定の入力デ
   ータでない場合には、前記保持手段に保持されている一
   周期前に入力された入力データに応じた表示を行なう表
   示手段とを備えたことを特徴とするデータ表示装置。