JPS6355087B2

JPS6355087B2 -

Info

Publication number: JPS6355087B2
Application number: JP58137034A
Authority: JP
Inventors: Koji Mita; Yukio Maehashi; Shigetatsu Katori
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-07-27
Filing date: 1983-07-27
Publication date: 1988-11-01
Also published as: JPS6027952A

Description

【発明の詳細な説明】〔発明の属する技術分野〕本発明は、情報処理装置におけるプログラムア
ドレス誤動作検出方式に関する。

〔従来技術〕

プログラムの実行や周辺装置の制御を行う情報
処理装置においては、プログラムを所定の順序通
り実行する事が重要である。もしも定められてい
ない飛び越しや繰返しなどのプログラムアドレス
の誤動作が生じたならば、情報処理装置はその誤
動作を検出し、対応動作を行う必要がある。

従来のプログラムアドレス誤動作検出機構と
は、プログラムを分割可能な単位ルーチンのモジ
ユールに分け、各モジユールの入口と出口にその
モジユールに固有な指標をおき、この２つの指標
をチエツクしながら処理を進める事により、その
モジユール以外への暴走を検出しようというもの
である。

第１図は従来のアドレス誤動作検出回路の一例
の回路図である。

第１図において、指標発生器１は第１の指標発
生命令によつて実行中のモジユールに固有の指標
を指標レジスタ２に出力し、指標レジスタ２はこ
の指標を一持保持する。指標発生器１は第２の指
標発生命令によつて、実行中のモジユールに固有
な指標を指標比較器３に出力する。指標比較器３
は指標レジスタ２内の指標と指標発生器１で発生
した指標を比較し、両者が等しくない場合は不一
致信号５をCPU４に出力する。

プログラムの構成は第２図に示すように、分割
可能な単位ルーチンのモジユールに分けられ、各
モジユールの最初には第１の指標発生命令、最後
には第２の指標発生命令がある。同一モジユール
にある第１の指標発生命令と第２の指標発生命令
は、指標発生器１に対し、同一の指標を出力させ
る。今、モジユールM₂の第１の指標発生命令が
実行されると、指標発生器１はモジユールM₂に
固有な第１の指標を発生し、これを指標レジスタ
２が保持する。そのまま所定のルートでプログラ
ムが進みそのモジユールの最後で第２の指標発生
命令が実行されると、指標発生器１は第２の指標
を発生し、指標比較器３でこの第２の指標と指標
レジスタ２に保持されていた第１の指標との比較
を行う。比較の結果、第１の指標と第２の指標が
不一致であれば、指標比較器３は不一致信号５を
CPU４に対し出力する。CPU４は不一致信号５
の入力により、プログラムアドレスの誤動作を検
知し、エラー処理動作を行う。

プログラムが所定のルートに従つて実行されて
いれば第１の指標と第２の指標ともモジユール
M₂に固有のものであり、等しい。ところが、も
しもプログラムアドレスの誤動作が生じ、モジユ
ールM₂の実行途中で矢印で示すようにモジユー
ルM₃の実行に飛んでしまつたとすると、第２の
指標発生命令はモジユールM₃の指標発生命令が
実行される。この時、指標発生器１はモジユール
M₃に固有な指標を発生し、この第２の指標と指
標レジスタ２に保持されていたモジユールM₂に
固有な第１の指標はそれぞれ異なる値であるか
ら、指標比較器３は不一致信号５をCPU４に対
して出力し、CPU４はこれを受けてプログラム
アドレスの誤動作を検知する。

しかしながら、上述の従来の検出方式にはいく
つかの欠点がある。

第一に、同一プログラムモジユール内でその実
行が所定のルートに従つている事は判定できる
が、各モジユールが所定の順番に従つて実行され
ているかは検出できない。例えば、ちようど１つ
のモジユール全てを飛び越して実行するような誤
動作や、同一モジユールを繰り返し実行するよう
な誤動作は全く検出できない。

第二に、指標発生命令の実行が容易であるた
め、アドレスの誤動作時にも指標発生命令が実行
されてしまう可能性がある。そのため、アドレス
の誤動作にもかかわらず正しい指標が書込まれる
危険性が高く、そうなると誤動作を検出できな
い。つまり、アドレス誤動作という非常事態を検
出する確実性に乏ぼしい。

第三に、アドレスの誤動作を検出した場合も、
その誤動作が発生したモジユールを確認する方法
がなく、アドレスの誤動作が発生する以前のプロ
グラムモジユールに戻り再試行を行う事が不可能
である。

〔発明の目的〕

本発明の目的は、上記欠点を除去し、プログラ
ムアドレス全体に亘りアドレス誤動作を確実に監
視し、暴走を検知した場合には正規のルート復帰
させる事ができるプログラムアドレス誤動作検出
方式を提供することにある。

〔発明の構成〕

本発明の第１の発明は、プログラムを分割可能
な単位のモジユールに分割し、前記モジユール毎
に実行順に対応した固有の指標と、指標情報とし
て前記固有の指標を備えた指標確認命令を設け、
前記指標確認命令の実行により前記指標確認命令
内の前記指標情報としての前記固有指標を第１の
指標として保持する第１の指標記憶手段と、前記
指標確認命令の実行を検知して第２の指標を発生
する指標発生回路と、前記第２の指標を保持する
第２の指標記憶手段と、前記第１の指標記憶手段
内の実際に実行された前記モジユールの固有指標
に対応する前記第１の指標と、前記第２の指標記
憶手段内の前記プログラムの構成上実行されるべ
き前記モジユールの固有指標に対応する前記第２
の指標とを比較する事により、前記プログラムの
アドレス誤動作を検出する指標比較手段とを含ん
で構成される。

本発明の第２の発明は、プログラムを分割可能
な単位モジユールに分割し、前記モジユール毎に
実行順に対応した固有の指標と、指標情報として
前記固有の指標を備えた第１の指標確認命令と第
２の指標確認命令を設け、前記第１の指標確認命
令の実行により前記第１の指標確認命令内の指標
情報を保持する第１の補助レジスタと、前記第２
の指標確認命令の実行により前記第２の指標確認
命令内の指標情報を保持する第２の補助レジスタ
と、前記第１の補助レジスタの内容と前記第２の
補助レジスタの内容により第１の判定信号を出力
する第１の条件判定回路と、前記第１の条件判定
回路から出力される前記第１の判定信号を受けて
前記第１の指標確認命令内の指標情報と前記第２
の指標確認命令内の指標情報から前記モジユール
の固有指標を第１の指標として保持する第１の指
標記憶手段と、前記第１の判定信号を受けて前記
第１の指標記憶手段の前記第１の指標の保持を検
知して第２の指標を発生する指標発生回路と、前
記第２の指標を保持する第２の指標記憶手段と、
第１の指標書換え命令によつて書き込み動作が行
なわれる第３の補助レジスチと、第２の指標書き
換え命令によつて書込み動作が行なわれる。第４
の補助レジスタと、前記第３の補助レジスタの内
容と前記第４の補助レジスタの内容により第２の
判定信号を出力する第２の条件判定回路と、前記
第２の判定信号を受けて前記第３の補助レジスタ
の内容と前記第４の補助レジスタの内容により前
記第２の指標記憶手段の内容を書換える手段と、
前記第１の指標記憶手段内の実際に実行された前
記モジユールの固有指標に対応する前記第１の指
標と、前記第２の指標記憶手段内の前記プログラ
ムの構成上実行されるべき前記モジユールの固有
指標に対応する前記第２の指標を比較する事によ
り前記プログラムのアドレス誤動作を検出する指
標比較手段とを含んで構成される。

〔実施例の説明〕

まず、本発明の実施例に使用するプログラムの
構成について説明する。

第３図は本発明の実施例に使用するプログラム
の第１の構成例を説明するためのフローチヤート
である。

プログラムを分割可能な単位ルーチンのモジユ
ールM₁〜M₂′〜Mnに分け、それぞれ実行順に対
応して各モジユール固有に１、２、３、…、ｉ、
…と番号を付け、これをそのモジユールの指標と
する。各モジユールの最後部には指標確認命令と
して指標書込み命令を置く。

第４図は本発明の実施例に使用するプログラム
の第２の構成例を説明するためのフローチヤート
である。

この構成例は、プログラム・モジユールの間に
繰返しループがある場合の例である。この場合、
前に実行したモジユールへ分岐するルートに指標
カウンタ初期化命令（指標カウンタの値をｉにす
る命令）を置く。

第５図は本発明の実施例に使用するプログラム
の第３の構成例を説明するためのフローチヤート
である。

この構成例は、プログラム・モジユールの間に
条件分岐がある場合の例である。この場合、各分
岐間の実行ルートごとに先頭から順番に、例えば
ｉ、ｉ＋１、ｉ＋２、…；ｊ、ｊ＋１、ｊ＋２、
…；ｋ、ｋ＋１、ｋ＋２、…；のようにモジユー
ルに番号を付けて、これをそのモジユールの指標
とする。分岐した各ルートの最初のモジユールの
先端部と、合流した実行ルートの最初のモジユー
ルの先頭部には、指標カウンタの初期化命令２２
が置かれる。

次に、本発明の実施例について説明する。

第６図は本第１の発明の一実施例のブロツク図
である。

この実施例は、第３図乃至第５図で説明したプ
ログラム、即ちモジユールに分割され、固有指標
を書込む命令（指標確認命令）が設けられている
プログラムを実行したとき、指標確認命令として
の指標書込み命令２１の実行により指標書込み命
令内の指標情報としての固有指標を第１の指標と
して保持する第１の指標記憶手段としての指標レ
ジスタ１１と、指標書込み命令の実行を検知して
第２の指標を発生する指標発生回路としてのイン
クリメンタ１４と、第２の指標を保持する第２の
指標記憶手段としての指標カウンタ１２と、指標
レジスタ１１内の実際に実行されたプログラム・
モジユールの固有指標に対応する第１の指標と指
標カウンタ１２内のプログラムの構成上実行され
るべきモジユールの固有指標に対応する第２の指
標とを比較する事により、前記プログラムのアド
レス誤動作を検出する指標比較手段としての指標
比較器１３とを含んで構成される。

更に詳しく説明すると、指標レジスタ１１は指
標書込み命令によつて指標が書込まれるレジスタ
である。指標レジスタ１１に指標の書込みが行わ
れると書込み有効信号１５が、インクリメンタ１
４に対して出力される。指標レジスタ１１は指標
を保持するレジスタであり、指標カウンタ１２は
指標レジスタ１１に保持された指標の数を計数す
るカウンタであり、その内容は命令によつて読出
す事ができる。指標比較器１３は、指標レジスタ
１１と指標カウンタ１２の内容を比較し、異なつ
た値でれば不一致信号１６をCPU１７に対して
出力する。

次に、この実施例の動作について説明する。

まず、第３図に示したような、プログラム・モ
ジユール間に条件分岐や、繰返しループを含まな
いプログラムの実行ルートをチエツクする場合に
ついて説明する。

第７図は第６図に示す指標レジスタと指標カウ
ンタに格納される指標及び計数３の格納状態を説
明する図である。

プログラムを実行する前の初期状態では、指標
レジスタ１１、指標カウンタ１２とも内容は
“０”である。プログラムが順次実行され、最初
のモジユールが終了すると、モジユールの最後部
にある指標書込み命令により、指標レジスタ１１
には指標“１”が書込まれる。この時、指標レジ
スタ１１から出力された書込み有効信号１５はイ
ンクリメンタ１４に送られ、インクリメンタ１４
は指標カウンタ１２の内容に１を加える。これは
指標レジスタ１１の内容に等しい。以下、モジユ
ールを順次実行していく事により、指標レジスタ
１１と指標カウンタ１２の内容は等しく１づつ増
加していく。

指標レジスタ１１の内容と指標カウンタ１２の
内容は書換えがあるたびに指標比較器１３で比較
される。プログラムが所定のルートに従つて、各
モジユールが順番に実行されていれば、実行を終
つたモジユールの番号を保持する指標レジスタ１
１の内容と、実際に実行したモジユールの指標書
込み命令の数を示す指標カウンタ１２の内容とは
等しい。このため指標比較器１３は不一致信号１
６を出力しない。

プログラムアドレス誤動作の発生によりモジユ
ールMiの実行途中からモジユールMjの実行へ飛
んでしまつた場合には、モジユールMjの最後部
において指標書込み命令が実行され、指標レジス
タ１１には指標“ｊ”が格納される。一方、この
時点まで実行したモジユールの指標書込み命令の
数はｉ個であるから、指標カウンタ１２の内容は
“ｉ”となる。このため指標比較器１３は両者を
比較し、不一致信号１６をCPU１７に対して出
力し、これによりCPU１７はプログラムアドレ
スに誤動作があつた事を検知する。

以上述べたアドレス誤動作検出の基本動作を基
にして、次に第５図に示したように途中で分岐す
るプログラムと、第４図に示したように繰返しル
ープを持つプログラムにおける実行ルートのチエ
ツク機構について述べる。

分岐して、または合流して最初に実行されるプ
ログラム・モジユールの先頭部において、前述し
た指標カウンタ初期化命令２２を実行し、指標カ
ウンタ１２には分岐したプログラム・モジユール
の指標から１引いた値を書込む。プログラムが順
次実行され、このモジユールの実行が終了する
と、指標書込み命令２１によつて指標レジスタ１
１にはこの最初のモジユールの指標値が書込ま
れ、指標カウンタ１２の値は１つ増加し、その結
果指標の値に等しくなる。これにより以下は、プ
ログラム・モジユール間に分岐を含まない場合の
プログラムアドレス誤動作検出機構と同様にし
て、実行ルートがチエツクされる。第５図に示す
ように、各指標カウンタ初期化命令による指標カ
ウンタ１２の初期値を異なつたものにするなら
ば、並行する実行ルートの途中で１つのルートか
ら他のルートへ分岐する誤動作を検出する事がで
きる。

次に、第４図に示したように、繰返しループが
ある場合、以前実行したモジユールを再実行する
ために、分岐する際に指標カウンタの初期化命令
を実行し、指標カウンタ１２に再実行するプログ
ラムモジユールの指標値から１引いた値を書込
む。再実行された最初のプログラムモジユールの
実行が終了すると、分岐の場合と同様の過程で指
標レジスタ１１には指標値が書込まれ、指標カウ
ンタ１２は指標値に等しい値となつている。これ
により、モジユールの繰返しループを含まない場
合のプログラムアドレス誤動作検出機構と同様に
して実行ルートがチエツクされる。

次に正規のルートへ復帰するための機構につい
て説明する。不一致信号１５を受けたCPU１７
は、ただちにアドレス誤動作の処理に移る。この
処理においてCPU１７は指標カウンタ１２の内
容をデータバス１８を通して読出す。これはプロ
グラムアドレス誤動作が起らなければ本来実行さ
れていれずのモジユールの番号である。モジユー
ルの番号はモジユールの先頭アドレスと１対１の
対応関係にあるから、CPU１７は本来実行すべ
きモジユールの先頭アドレスを読出して、正常な
実行ルートへ復帰する事ができる。

次に、第２の発明について説明する。

まず、本第２の発明の実施例に使用するプログ
ラムの構成について説明する。

第８図は本第２の発明の実施例に使用するプロ
グラムの指標書込み命令の構成を示す図、第９図
は本第２の発明の実施例に使用するプログラムの
指標カウンタ初期化命令の構成を示す図である。

プログラムは、第３図に示したように、単位ル
ーチンのモジユール分割し、それぞれの実行順に
各モジユール固有の番号１、２、３…で、…を付
し、指標とする。第８図に示すように、各モジユ
ールMiの最後部には続けて第１の指標書込み命
令４１と第２の指標書込み命令４２を置く。

第５図に示したように、プログラム・モジユー
ルの間に条件分岐がある場合には、分岐した各モ
ジユールMi、Mj、Mkの先頭部と、合流した実
行ルートの最初のモジユールMlの先頭部には、
第９図に示すように（第９図にはこれらのモジユ
ールをモジユルMkで代表させて示してある）、
第１の指標カウンタ初期化命令４３と第２の指標
カウンタ初期化命令４４を置く。

次に、第２の発明の実施例について説明する。

第１０図は本第２の発明の一実施例のブロツク
図である。

この実施例は第３図、第５図、第８図、第９図
で説明したプログラム、即ちモジユールに分割さ
れ、第１の指標書込み命令（第１の指標確認命
令）と第２の指標書込み命令（第２の指標確認命
令）と、条件分岐がある場合は第１及び第２の指
標カウンタ初期化命令が設けられているプログラ
ムを実行したとき、第１の指標確認命令としての
第１の指標書込み命令４１の実行によりこの第１
の指標書込み命令４１内の指標情報を保持する第
１の補助レジスタ６０と、第２の指標確認命令と
しての第２の指標書込み命令４２の実行によりこ
の第２の指標書込み命令４２内の指標情報を保持
する第２の補助レジスタ６１と、第１の補助レジ
スタ６０の内容と第２の補助レジスタ６２の内容
により第１の判定信号を出力する第１の条件判定
回路としての第１比較器６２と、この第１比較器
６２から出力される第１の判定信号を受けて第１
の指標書込み命令４１内の指標情報と第２の指標
書込み命令４２内の指標情報からモジユールの固
有指標を第１の指標として保持する第１の指標記
憶手段としての指標レジスタ５１と、第１の判定
信号を受けて指標レジスタ５１の第１の指標の保
持を検知して第２の指標を発生する指標発生回路
としてのインクリメンタ５４と、第２の指標を保
持する第２の指標記憶手段としての指標カウンタ
５２と、第１の指標書換え命令にとしての第１の
指標カウンタ初期化命令４３によつて書込み動作
が行なわれる第３の補助レジスタ６４と、第２の
指標書換え命令としての第２の指標カウンタ初期
化命令４４によつて書込み動作が行なわれる第４
の補助レジスタ６５と、第３の補助レジスタ６４
の内容と第４の補助レジスタ６５の内容により第
２の判定信号を出力する第２の条件判定回路とし
ての第２比較器６６と、これから出力される第２
の判定信号を受けて第３の補助レジスタ６４の内
容と第４の補助レジスタ６５の内容により指標カ
ウンタ５２の内容を書換える手段としての第２ゲ
ート６７と、指標レジスタ５１内の実際に実行さ
れたプログラム・モジユールの固有指標に対応す
る前記第１の指標と、指標カウンタ５２内の前記
プログラムの構成上実行されるべきモジユールの
固有指標に対応する第２の指標を比較する事によ
り前記プログラムのアドレス誤動作を検出する指
標比較手段としての指標比較器５３とを含んで構
成される。

更に詳しく説明すると、第１の補助レジスタ６
０は、第１の指標書込み命令４１によつて指標の
論理値の反転値が書込まれ、第２の補助レジス
タ６１は第２の指標書込み命令４２によつて指標
ｉが書込まれるレジスタである。第１比較器６２
は第１の補助レジスタ６０と第２の補助レジスタ
６１の内容を比較し、両者が互いに反転値である
時書込み有効信号５５を第１ゲート６３とインク
リメタ５４に対して出力する。指標レジスタ５１
は指標を保持するレジスタであり、指標カウンタ
５２は指標レジスタ５１に保持された指標の数を
計数するカウンタであり、その内容は命令によつ
て読出す事ができる。第３の補助レジスタ６４は
第１の指標カウンタ私期化命令４３により指標カ
ウンタの初期値の反転値が書込まれ、第４補助レ
ジスタ６５は第２の指標カウンタ初期化命令４４
により指標カウンタの初期値が書込まれるレジス
タである。第２比較器６６は第３の補助レジスタ
６４と第４の補助レジスタ６５の内容を比較し、
両者が互いに反転値である時、初期化有効信号６
８を第２ゲート６７に対して出力する。指標比較
器５３は指標レジスタ５１と指標カウンタ５２の
内容を比較し、異なつた値であれば不一致信号５
６をCPU５７に対し出力する。

次に、この実施例の動作について説明する。

まず、指標記憶手段としての指標レジスタ５１
と指標カウンタ５２への書込みについて説明す
る。

プログラムアドレスをチエツクするたのの指標
の記憶手段の内容が容易に書換え可能であると、
アドレス誤動作時に指標記憶手段内のデータが書
換えられてしまう危険性があり、そうするとアド
レス誤動作を正確に検出できないおそれがある。
そのため本発明では二重に書込み命令を設ける事
により、指標内容の書換えエラーを防止してい
る。

指標レジスタへの書込み動作の場合、第８図に
示すように、プログラム・モジユールへの最後部
において、まず第１の補助レジスタ６０への指標
書込み命令４１が実行され、指標の反転値が６
０に書込まれる。続いて第２の補助レジスタ６１
への書込み命令４２が実行され、指標ｉが第２の
補助レジスタ６１に書込まれる。第１比較器６２
はこの両方の値が正確にこの順番に続いて書込ま
れ、かつ反転値どうしであるならば、その時に限
り書込み有効信号５５を第１ゲート６３に対して
出力する。第１ゲート６３はこの信号を受けとる
とゲートを開き、第２の補助レジスタ６１内の指
標を指標レジスタ５１に格納する。指標カウンタ
５２への書込み動作の場合も同様である。

第５図に示すように、プログラムの分岐点ある
いは合流点にあるプログラムモジユールの先頭部
において、第９図に示すように、まず第１の指標
カウンタ初期化命令４３によつて第３の補助レジ
スタ６４への書込みが実行され、指標カウンタの
初期値の反転値が第３の補助レジスタ６４に書込
まれる。続いて第２の指標カウンタ初期化命令４
４によつて、第４の補助レジスタ６５への書込み
が実行され、指標カウンタの初期値が第４の補助
レジスタ６５に書込まれる。第２比較器６６はこ
の両方の値が正確にこの順番に書込まれ、かつ反
転値どうしであるならば、その時に限り初期化有
効信号６８を第２ゲート６７に対して出力する。
第２ゲート６７はこの信号を受けとるとゲートを
開き、第４の補助レジスタ６５内の指標カウンタ
初期値を指標カウンタ５２に格納する。

次に、指標レジスタ５１内に保持された指標を
用い、第３図にあるようなプログラム・モジユー
ル間に条件分岐や繰返しループを含まないプログ
ラムの実行ルートをチエツクする機構について、
第７図を参照しながら説明する。

プログラムを実行する前の初期状態では指標レ
ジスタ５１、指標カウンタ５２とも内容は“０”
である。プログラムが順次実行され最初のモジユ
ルが終了すると、前述した指標書込み命令によ
り、指標レジスタ５１には指標“１”が書込まれ
る。この時、第１比較器６２から出力された書込
み有効信号５５はインクリメンタ５４にも送ら
れ、インクリメンタ５４は指標カウンタ５２の内
容に１を加える。これは指標レジスタ５１の内容
に等しい。以下モジユールを順次実行して行く事
により、指標レジスタ５１と指標カウンタ５２の
内容は等しく１づつ増加していく。

指標レジスタ５１の内容と指標カウンタ５２の
内容は書換えがあるたびに指標比較器５３で比較
される。プログラムが所定のルートに従つて、各
モジユールが順番に実行されていれば、実行を終
つたモジユールの番号を保持する指標レジスタ５
１の内容と、実際に実行したモジユールの指標命
令の数を示す指標カウンタ５２の内容とは等し
い。このため指標比較器５３は不一致信号５６を
出力しない。

プログラムアドレス誤動作の発生により、モジ
ユールMiの実行途中からモジユールMjの実行へ
飛んでしまつた場合には、モジユールMjの最後
部において第１、第２の指標書込み命令４１，４
２が実行され、指標レジスタ５１には指標“ｊ”
が格納される。一方、この時点まで実行したモジ
ユールの第１、第２の指標確認命令の数はｉ個で
あるから、指標カウンタの内容は“ｉ”となる。
このため指標比較器５３は両者を比較し、不一致
信号５６をCPU５７に出力し、これにより、
CPUはプログラムアドレスに誤動作のあつた事
を検知する。

以上述べたアドレス誤動作検出の基本動作を基
にして、次に第５図に示したように途中で分岐す
るプログラムと、第４図に示したように繰返しル
ープを持つプログラムにおける実行ルートのチエ
ツク機構について説明する。

分岐して、または合流して最初に実行するモジ
ユールの先頭部において前述した第１の指標カウ
ンタ初期化命令４３と第２の指標カウンタ初期化
命令４４を実行し、指標カウンタ５２には分岐し
たプログラム・モジユールの指標から１を引いた
値を書込む。プログラムが順次実行されこのモジ
ユールの実行が終了すると、前述した指標書込み
命令によつて指標レジスタ５１にはこの最初のモ
ジユールの指標値が書込まれ、指標カウンタ５２
の値は１つ増加しその結果指標の値に等しくな
る。これにより、以下はプログラムモジユール間
に分岐を含まない場合のプログラムアドレス誤動
作チエツク機構と同様にして実行ルートがチエツ
クされる。第５図に示すように、各指標カウンタ
初期化命令による指標カウンタ５２の初期値を異
なつたものにするならば、並行する実行ルートの
途中で１つのルートから他のルートへ分岐する誤
動作を検出する事ができる。繰返しループがある
場合、以前実行したモジユールを再実行するため
に分岐する際に指標カウンタ初期化命令を実行
し、指標カウンタ５２に再実行するプログラム・
モジユールの指標値から１を引いた値を書込む。
再実行された最初のプログラム・モジユールの実
行が終了すると、分岐の場合と同様の過程で指標
レジスタ５１には指標値が書き込まれ、指標カウ
ンタ５２は指標値に等しい値となつている。これ
により、モジユールの繰返しループを含まない場
合のプログラムアドレス誤動作検出機構と同様に
して実行ルートがチエヨクされる。

次に、正規のルートへ復帰するための機構につ
いて説明する。不一致信号５６を受けたCPU５
７は、ただちにアドレス誤動作の処理に移る。こ
の処理においてCPU５７は指標カウンタ５２の
内容のデータバス５８を通じて読出す。これは、
プログラムアドレス誤動作が起らなければ本来実
行されているはずのモジユールの番号である。モ
ジユールの番号はモジユールの先頭アドレスと１
対１の対応関係にあるから、CPU５７は本来実
行すべきモジユールの先頭アドレスを読出して、
正常な実行ルートへ復帰する事ができる。

〔発明の効果〕

以上説明したように、本発明はプログラムの所
定の順番に従つた実行を、プログラム全体に亘り
確実に監視する事ができる効果を有する。しか
も、暴走が起きた場合、これを検出して正規のル
ートへ復起する事が可能である。このため情報処
理装置におけるプログラムアドレスの誤動作検出
方式として有用なものであり、特に、プロセス制
御等、使用環境がきびしく、かつ処理順序が厳密
に定められる分野での応用においてその実行効果
がある。

【図面の簡単な説明】

第１図は従来のアドレス誤動作検出回路の一例
の回路図、第２図は従来のアドレス誤動作検出を
行えるように構成したプロゲラムの一例のフロー
チヤート、第３図乃至第５図は本発明の実施例に
使用するプログラムの第１乃至第３の構成例を説
明するためのフローチヤート、第６図は本第１の
発明の一実施例のブロツク図、第７図は第６図に
示す指標レジスタと指標カウンタに格納される指
数標及び計数値の格納状態を説明する図、第８図
は本第２の発明の実施例に使用するプログラムの
指標書込み命令の構成を示す図、第９図は本第２
の発明の実施例に使用する指標カウンタ初期化命
令の構成を示す図、第１０図は本第２の発明の一
実施例のブロツク図である。１……指標発生器、２……指標レジスタ、３…
…指標比較器、１１……指標レジスタ、１２……
指標カウンタ、１３……指標比較器、１４……イ
ンクリメンタ、１５……書込み有効信号、１６…
…不一致信号、１７……CPU、１８……データ
バス、１９……アドレスバス、２１……指標書込
み命令、２２……指標カウンタ初期化命令、４１
……第１の指標書込み命令、４２……第２の指標
書込み命令、４３……第１の指標カウンタ初期化
命令、４４……第２の指標カウンタ初期化命令、
５１……指標レジスタ、５２……指標カウンタ、
５３……指標比較器、５４……インクリメンタ、
５５……書込み有効信号、５６……不一致信号、
５７……CPU、５８……データバス、５９……
アドレスバス、６０……第１の補助レジスタ、６
１……第２の補助レジスタ、６２……第１比較
器、６３……第１ゲート、６４……第３の補助レ
ジスタ、６５……第４の補助レジスタ、６６……
第２比較器、６７……第２ゲート、６８……初期
化有効信号。

Claims

【特許請求の範囲】１プログラムを分割可能な単位のモジユールに
分割し、前記モジユール毎に実行順に対応した固
有の指標と、指標情報として前記固有の指標を備
えた指標確認命令を設け、前記指標確認命令の実
行により前記指標確認命令内の前記指標情報とし
ての前記固有指標を第１の指標として保持する第
１の指標記憶手段と、前記指標確認命令の実行を
検知して第２の指標を発生する指標発生回路と、
前記第２の指標を保持する第２の指標記憶手段
と、前記第１の指標記憶手段内の実際に実行され
た前記モジユールの固有指標に対応する前記第１
の指標と、前記第２の指標記憶手段内の前記プロ
グラムの構成上実行されるべき前記モジユールの
固有指標に対応する前記第２の指標とを比較する
事により、前記プログラムのアドレス誤動作を検
出する指標比較手段とを含むことを特徴とするプ
ログラムアドレス誤動作検出方式。２プログラムを分割可能な単位モジユールに分
割し、前記モジユール毎に実行順に対応した固有
の指標と、指標情報として前記固有の指標を備え
た第１の指標確認命令と第２の指標確認命令を設
け、前記第１の指標確認命令の実行により前記第
１の指標確認命令内の指標情報を保持する第１の
補助レジスタと、前記第２の指標確認命令の実行
により前記第２の指標確認命令内の指標情報を保
持する第２の補助レジスタと、前記第１の補助レ
ジスタの内容と前記第２の補助レジスタの内容に
より第１の判定信号を出力する第１の条件判定回
路と、前記第１の条件判定回路から出力される前
記第１の判定信号を受けて前記第１の指標確認命
令内の指標情報と前記第２の指標確認命令内の指
標情報から前記モジユールの固有指標を第１の指
標として保持する第１の指標記憶手段と、前記第
１の判定信号を受けて前記第１の指標記憶手段の
前記第１の指標の保持を検知して第２の指標を発
生する指標発生回路と、前記第２の指標を保持す
る第２の指標記憶手段と、第１の指標書換え命令
によつて書込み動作が行なわれる第３の補助レジ
スタと、第２の指標書換え命令によつて書込み動
作が行なわれる第４の補助レジスチと、前記第３
の補助レジスタの内容と前記第４の補助レジスタ
の内容により第２の判定信号を出力する第２の条
件判定回路と、前記第２の判定信号を受けて前記
第３の補助レジスタの内容と前記第４の補助レジ
スタの内容により前記第２の指標記憶手段の内容
を書換える手段と、前記第１の指標記憶手段内の
実際に実行された前記モジユールの固有指標に対
応する前記第１の指標と、前記第２の指標記憶手
段内の前記プログラムの構成上実行されるべき前
記モジユールの固有指標に対応する前記第２の指
標を比較する事により前記プログラムのアドレス
誤動作を検出する指標比較手段とを含むことを特
徴とするプログラムアドレス誤動作検出方式。