JPS635420A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS635420A JPS635420A JP61148069A JP14806986A JPS635420A JP S635420 A JPS635420 A JP S635420A JP 61148069 A JP61148069 A JP 61148069A JP 14806986 A JP14806986 A JP 14806986A JP S635420 A JPS635420 A JP S635420A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- processing
- priority order
- correspondent
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010485 coping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
データ処理装置において、パワーオンリセット、ハード
障害によるリセット、及び電源スイツチ投入入力による
リセット等の各種のリセットに応じ、−た処理を実行す
るようにしたもの。
障害によるリセット、及び電源スイツチ投入入力による
リセット等の各種のリセットに応じ、−た処理を実行す
るようにしたもの。
本発明はデータ処理装置に係り、特に各種のリセット信
号に対応した処理を実行できるようにしたデータ処理装
置に関する。
号に対応した処理を実行できるようにしたデータ処理装
置に関する。
一般に、コンピュータの中央処理装置（ＣＰ Ｕ）等の
データ処理装置においては、データ処理の仕事を中断さ
せる場合は割込み要求信号（インクラブドリクエストＩ
ＲＱ）を受けることにより行われる。ところが、データ
処理装置が何らかの原因で暴走している場合は、上記割
込み要求信号を受け付けることが出来ない場合がある。
データ処理装置においては、データ処理の仕事を中断さ
せる場合は割込み要求信号（インクラブドリクエストＩ
ＲＱ）を受けることにより行われる。ところが、データ
処理装置が何らかの原因で暴走している場合は、上記割
込み要求信号を受け付けることが出来ない場合がある。
したがってこの場合に処理を中断させるにはデータ処理
装置をリセットするしかない。
装置をリセットするしかない。
リセットの発生原因は、実際には、電源投入から電源電
圧が安定する迄の間でリセットするパワーオンリセット
以外に、スイッチにより強制的にデータ処理装置に電源
を投入するスイッチ入力によるリセット、データ処理装
置そのもの又はその周辺機器のハードエラーに起因する
リセット等、各種各様である。したがって、リセット後
には、リセット発生原因に対応した処理を行うことが望
まれる。
圧が安定する迄の間でリセットするパワーオンリセット
以外に、スイッチにより強制的にデータ処理装置に電源
を投入するスイッチ入力によるリセット、データ処理装
置そのもの又はその周辺機器のハードエラーに起因する
リセット等、各種各様である。したがって、リセット後
には、リセット発生原因に対応した処理を行うことが望
まれる。
しかしながら、上述の従来技術によれば、データ処理装
置の暴走中にデータ処理装置をリセットした場合には、
上記パワーオンリセットとして判断するのみであった。
置の暴走中にデータ処理装置をリセットした場合には、
上記パワーオンリセットとして判断するのみであった。
このため、リセット発生原因に対応した処理を行うこと
が不可能であった。
が不可能であった。
第１図は本発明の原理ブロック図である。同図において
、本発明によるデータ処理装置は、複数種類のリセット
信号を受け取って保持するリセット信号保持手段と、保
持されたリセット信号の優先順位を決定する手段と、こ
の優先順位により決定されたりセント信号に応じた処理
を実行する処理部とを具備している。
、本発明によるデータ処理装置は、複数種類のリセット
信号を受け取って保持するリセット信号保持手段と、保
持されたリセット信号の優先順位を決定する手段と、こ
の優先順位により決定されたりセント信号に応じた処理
を実行する処理部とを具備している。
リセットの発生原因に応じた処理が可能なので、データ
処理装置による仕事の中断後のりセントによっても、中
断前の仕事を続行することが可能である。
処理装置による仕事の中断後のりセントによっても、中
断前の仕事を続行することが可能である。
第２図は本発明の実施例を示す回路図である。
同図において、Ｒ，はパワーオンリセット信号、Ｒ２は
ハードウェアの障害によるリセット信号、そしてＲ３は
人手によるスイッチ操作による強制的なリセット信号で
ある。リセット信号Ｒ，，Ｒ２゜Ｒ３はリセット信号保
持回路１．２．３にそれぞれ保持されると共に、ＮＡＮ
Ｄゲート４、インバータ（オープンコレクタ）５を介し
てＣＰＵ等のデータ処理部６にリセット信号ＲＥＳとし
て入力される。これにより、データ処理部６にリセット
がかかり、その処理は以下に述べるリセットベクトルヘ
ジャンブする。リセット信号ＲＥＳはまた、他の周辺素
子のリセット信号にもなる。
ハードウェアの障害によるリセット信号、そしてＲ３は
人手によるスイッチ操作による強制的なリセット信号で
ある。リセット信号Ｒ，，Ｒ２゜Ｒ３はリセット信号保
持回路１．２．３にそれぞれ保持されると共に、ＮＡＮ
Ｄゲート４、インバータ（オープンコレクタ）５を介し
てＣＰＵ等のデータ処理部６にリセット信号ＲＥＳとし
て入力される。これにより、データ処理部６にリセット
がかかり、その処理は以下に述べるリセットベクトルヘ
ジャンブする。リセット信号ＲＥＳはまた、他の周辺素
子のリセット信号にもなる。
リセット信号保持回路１，２又は３に保持されたリセッ
ト信号Ｒ＋、Ｒｔ又はＲ１はりセット信号選択回路７の
上位３ビツトのいずれか、すなわち、７．６又は５に入
力される。選択回路７の下位ビット４〜０はこの場合不
使用なので＋５■に固定されている。リセット信号選択
回路７自体は、市販の１チツプの制御回路である。リセ
ット信号選択回路７は、入力され保持されているリセッ
ト信号Ｒ＋、Ｒｚ又はＲ１の間に優先順位を付け、その
優先順位に基づいて出力データＡ０〜Ａ２を決定する。
ト信号Ｒ＋、Ｒｔ又はＲ１はりセット信号選択回路７の
上位３ビツトのいずれか、すなわち、７．６又は５に入
力される。選択回路７の下位ビット４〜０はこの場合不
使用なので＋５■に固定されている。リセット信号選択
回路７自体は、市販の１チツプの制御回路である。リセ
ット信号選択回路７は、入力され保持されているリセッ
ト信号Ｒ＋、Ｒｚ又はＲ１の間に優先順位を付け、その
優先順位に基づいて出力データＡ０〜Ａ２を決定する。
ＣＰＵ等のデータ処理部６は、出力データコントロール
信号Ｅ（を“Ｌ”にすることにより、リセット信号選択
回路７より、リセット信号発生位置を知ることができる
。
信号Ｅ（を“Ｌ”にすることにより、リセット信号選択
回路７より、リセット信号発生位置を知ることができる
。
ＣＰＵ等のデータ処理部６は、リセット信号発生位置を
リセット信号選択回路７からのデータＡ。
リセット信号選択回路７からのデータＡ。
〜Ａ２をデータ入力端子Ｄ０〜Ｄ２に入力することによ
り受け取る。データ処理部６はデータ人力Ｄ０〜Ｄ２に
基づいて、優先順位で決められたリセットに対応した処
理を実行する。
り受け取る。データ処理部６はデータ人力Ｄ０〜Ｄ２に
基づいて、優先順位で決められたリセットに対応した処
理を実行する。
リセットに対応した処理が終了すると、データ処理部６
はクリア信号ＣＥ２を出力し、それにより保持回路１．
２及び３におけるラッチ動作が解除される。
はクリア信号ＣＥ２を出力し、それにより保持回路１．
２及び３におけるラッチ動作が解除される。
データ処理部６における処理の１例を第３図の流れ図に
示す。第３図において、ステップＳＩに・てリセット信
号ＲＥＳを取込む。ステップＳ２にて、データＤ０〜Ｄ
２に基づいてリセット信号の発生源を判定する。この判
定の結果、パワーオンリセットであればステップＳ３に
てイニシャライズの動作を行い、ハード障害によるリセ
ットであればステップＳ４にてハードエラー後の処理を
行い、人手によるスイッチ操作のリセットの場合はステ
ップＳ、にてスタンバイ状態への復帰の動作を行う。
示す。第３図において、ステップＳＩに・てリセット信
号ＲＥＳを取込む。ステップＳ２にて、データＤ０〜Ｄ
２に基づいてリセット信号の発生源を判定する。この判
定の結果、パワーオンリセットであればステップＳ３に
てイニシャライズの動作を行い、ハード障害によるリセ
ットであればステップＳ４にてハードエラー後の処理を
行い、人手によるスイッチ操作のリセットの場合はステ
ップＳ、にてスタンバイ状態への復帰の動作を行う。
データ処理装置としては、コンピユー夕内のＣＰＵに限
らず、任意の処理装置に本発明は適用される。
らず、任意の処理装置に本発明は適用される。
以上説明したように、本発明によれば、データ処理装置
において、パワーオンリセット、ハード障害によるリセ
ット、及び電源スイツチ投入人力によるリセット等各種
のりセントに応じた処理を実行できるので、リセット発
生原因に対応した処理を行うことが可能となる。
において、パワーオンリセット、ハード障害によるリセ
ット、及び電源スイツチ投入人力によるリセット等各種
のりセントに応じた処理を実行できるので、リセット発
生原因に対応した処理を行うことが可能となる。
第１図は本発明の原理ブロック図、
第２図は本発明の詳細な説明する回路図、第３図はデー
タ処理部における処理を示す流れ図である。 １．２．３・・・リセット信号保持回路、６・・・デー
タ処理部、 ７・・・リセット信号選択回路。 本発明の原理ブロック図 第１図
タ処理部における処理を示す流れ図である。 １．２．３・・・リセット信号保持回路、６・・・デー
タ処理部、 ７・・・リセット信号選択回路。 本発明の原理ブロック図 第１図
Claims (1)
- 【特許請求の範囲】 １、複数種類のリセット信号を受け取って保持するリセ
ット信号保持手段、 該保持されたリセット信号の優先順位を決定する手段、
及び 該優先順位により決定されたリセット信号に応じた処理
を実行する処理部を具備することを特徴とするデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148069A JPS635420A (ja) | 1986-06-26 | 1986-06-26 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148069A JPS635420A (ja) | 1986-06-26 | 1986-06-26 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635420A true JPS635420A (ja) | 1988-01-11 |
Family
ID=15444513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148069A Pending JPS635420A (ja) | 1986-06-26 | 1986-06-26 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03114328U (ja) * | 1990-03-09 | 1991-11-25 | ||
| US6570281B2 (en) | 2000-02-08 | 2003-05-27 | Honda Giken Kogyo Kabushiki Kaisha | Structure for fitting generator stator to engine |
-
1986
- 1986-06-26 JP JP61148069A patent/JPS635420A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03114328U (ja) * | 1990-03-09 | 1991-11-25 | ||
| US6570281B2 (en) | 2000-02-08 | 2003-05-27 | Honda Giken Kogyo Kabushiki Kaisha | Structure for fitting generator stator to engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| JPS635420A (ja) | デ−タ処理装置 | |
| JPS59123933A (ja) | アドレス比較方式 | |
| JPH0220029B2 (ja) | ||
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| KR100240963B1 (ko) | 피엘씨 장치 및 제어방법 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH03134783A (ja) | シングルチップマイクロコンピュータ | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JPH0683618A (ja) | フラグ制御回路 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPH10171558A (ja) | コンピュータの電源制御回路 | |
| JPS62109137A (ja) | デ−タ処理システム | |
| KR980010730A (ko) | 아이디이 컨트롤러 에뮬레이션 장치 및 그의 제어방법 | |
| JPS5818647B2 (ja) | キ−ニユウリヨクセイギヨソウチ | |
| JPS5854420B2 (ja) | 演算式についてのエラ−検出方式 | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPH10143462A (ja) | マイクロコンピュータ | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 | |
| JPS59208666A (ja) | マルチプロセツサシステム | |
| JPH11134201A (ja) | 割込ベクタアドレス生成装置及びマイクロコンピュータ | |
| JPH0760401B2 (ja) | 評価用シングルチップマイクロコンピュータ | |
| JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPS6288039A (ja) | マイクロコンピユ−タの異常処理回路 |