JPS6348994A - システムバス制御回路 - Google Patents
システムバス制御回路Info
- Publication number
- JPS6348994A JPS6348994A JP61193218A JP19321886A JPS6348994A JP S6348994 A JPS6348994 A JP S6348994A JP 61193218 A JP61193218 A JP 61193218A JP 19321886 A JP19321886 A JP 19321886A JP S6348994 A JPS6348994 A JP S6348994A
- Authority
- JP
- Japan
- Prior art keywords
- system bus
- distributed processing
- counter
- processing unit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は分散処理で構成され、各分散処理部がデータ交
換等のためにシステムバスでつながっているシステムに
おけるシステムバス制御回路に関するものである。
換等のためにシステムバスでつながっているシステムに
おけるシステムバス制御回路に関するものである。
従来の技術
近年、データ交換装置等の大規模なシステムにおいては
、１台の大型プロセッサで集中処理よりも、複数の小型
プロセッサで分散処理（機能分散、負荷分散）する方向
に動いている。
、１台の大型プロセッサで集中処理よりも、複数の小型
プロセッサで分散処理（機能分散、負荷分散）する方向
に動いている。
以下図面を参照しながら、上述した従来の分散処理で構
成され、各分散処理部がデータ交換等のためにシステム
バスでつながっているシステムにおけるシステムバス制
御回路の一例について説明する。
成され、各分散処理部がデータ交換等のためにシステム
バスでつながっているシステムにおけるシステムバス制
御回路の一例について説明する。
第２図は従来のシステムバス制御回路を示すものである
。
。
第２図において、１，２．３は各分散処理を行う分散処
理部、４はシステムバス制御部、５はシステムバス、６
，７．８はシステムハス使用要求信号、９．１０．１１
はシステムバス使用許可信号、１２はエンコーダ出力ア
ドレス、１３はエンコーダ、１４はデコーダである。
理部、４はシステムバス制御部、５はシステムバス、６
，７．８はシステムハス使用要求信号、９．１０．１１
はシステムバス使用許可信号、１２はエンコーダ出力ア
ドレス、１３はエンコーダ、１４はデコーダである。
以上のように構成されたシステムハス制御回路について
説明する。
説明する。
まず、各分散処理部１，２．３からシステムバス使用要
求信号６，７．８が出されると、エンコーダ１３は各分
散処理部１，２．３からのシステムハス使用要求信号６
．７．８の有無を調べ、そのなかで優先順位の高い分散
処理部Ｌ ２，３のアドレス１２を出力する。デコー
ダ１４は優先順位を決定するエンコーダ１３より出力さ
れたアドレス１２をデコードしてシステムバス５の使用
を許可する分散処理部１，２．３を選んで、システムバ
ス使用許可信号９．１０．１１を出力する。各分散処理
部１゜２．３は出力したシステムバス使用要求信号６゜
７．８に対してシステムバス制御部４よりシステムバス
使用許可信号９．１０．１１が返されれば、システムバ
ス５の使用を行う。
求信号６，７．８が出されると、エンコーダ１３は各分
散処理部１，２．３からのシステムハス使用要求信号６
．７．８の有無を調べ、そのなかで優先順位の高い分散
処理部Ｌ ２，３のアドレス１２を出力する。デコー
ダ１４は優先順位を決定するエンコーダ１３より出力さ
れたアドレス１２をデコードしてシステムバス５の使用
を許可する分散処理部１，２．３を選んで、システムバ
ス使用許可信号９．１０．１１を出力する。各分散処理
部１゜２．３は出力したシステムバス使用要求信号６゜
７．８に対してシステムバス制御部４よりシステムバス
使用許可信号９．１０．１１が返されれば、システムバ
ス５の使用を行う。
発明が解決しようとする問題点
しかしながら、上記のような構成では、システムバスの
使用優先順位がエンコーダにより固定式であるので、シ
ステムバス上の分散処理部が少ない場合にはこの方式で
も問題はないが、分散処理部が多くなり、かつ同時にシ
ステムバスを要求する場合には優先順位の低い分散処理
部にシステムバスの使用のチャンスがなくなる可能性が
あるという欠点を存していた。
使用優先順位がエンコーダにより固定式であるので、シ
ステムバス上の分散処理部が少ない場合にはこの方式で
も問題はないが、分散処理部が多くなり、かつ同時にシ
ステムバスを要求する場合には優先順位の低い分散処理
部にシステムバスの使用のチャンスがなくなる可能性が
あるという欠点を存していた。
本発明は上記問題点に鑑み、簡単な回路構成で、どの分
散処理部も公平にシステムバスを使用できるシステムバ
ス制御回路を提供するものである。
散処理部も公平にシステムバスを使用できるシステムバ
ス制御回路を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明のシステムバス制
御回路は、分散処理部からのシステムハス使用終了信号
でシステムバスの使用優先順位を回転させるカウンタと
、前記カウンタの出力と各分散処理部からのシステムバ
ス使用要求信号をアドレスとしてシステムバス使用許可
信号をデータとして出力するメモリを備えたものである
。
御回路は、分散処理部からのシステムハス使用終了信号
でシステムバスの使用優先順位を回転させるカウンタと
、前記カウンタの出力と各分散処理部からのシステムバ
ス使用要求信号をアドレスとしてシステムバス使用許可
信号をデータとして出力するメモリを備えたものである
。
作用
本発明は、上記した構成によって、システムハスにつな
がる分散処理部が多くてしかも毎回同時にバス使用要求
信号が出されても、各分散処理部を一巡すればシステム
バス使用権を必ず得ることができる。
がる分散処理部が多くてしかも毎回同時にバス使用要求
信号が出されても、各分散処理部を一巡すればシステム
バス使用権を必ず得ることができる。
実施例
以下本発明の一実施例のシステムバス制御回路について
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例を示すものである。
第１図において、２０．２１．２２は分散処理部、２３
はシステムバス制御部、２４はシステムバス、２５はカ
ウンタ、２６はメモリ、２７はカウンタ出力、２８はシ
ステムバスサイクル終了信号、２９．３０．３１はシス
テムバス使用要求信号、３２．３３．３４はシステムバ
ス使用許可信号である。
はシステムバス制御部、２４はシステムバス、２５はカ
ウンタ、２６はメモリ、２７はカウンタ出力、２８はシ
ステムバスサイクル終了信号、２９．３０．３１はシス
テムバス使用要求信号、３２．３３．３４はシステムバ
ス使用許可信号である。
以上の様に構成されたシステムバス制御回路について、
第１図を用いてその動作を説明する。
第１図を用いてその動作を説明する。
まず、複数の分散処理部２０．２１．２２よりシステム
バス使用要求信号２９．３０．３１が出されるとメモリ
２６はシステムバス２４の使用優先順位を回転させるカ
ウンタ２５のカウンタ出力２７とシステムバス使用要求
信号２９．３０．３１とをアドレスにして該当のデータ
つまりシステムバス使用要求信号２９．３０゜３１を出
している分散処理部２０． ｔＬ ２２のなかで優先順
位の最も高い分散処理部２０．２１．２２にシステムバ
ス使用許可信号３２．３３．３４を出力する。システム
バス使用許可信号３２．３３．３４をもらった分散処理
部２０．２１．２２はシステムバス２４を使用する。
バス使用要求信号２９．３０．３１が出されるとメモリ
２６はシステムバス２４の使用優先順位を回転させるカ
ウンタ２５のカウンタ出力２７とシステムバス使用要求
信号２９．３０．３１とをアドレスにして該当のデータ
つまりシステムバス使用要求信号２９．３０゜３１を出
している分散処理部２０． ｔＬ ２２のなかで優先順
位の最も高い分散処理部２０．２１．２２にシステムバ
ス使用許可信号３２．３３．３４を出力する。システム
バス使用許可信号３２．３３．３４をもらった分散処理
部２０．２１．２２はシステムバス２４を使用する。
システムバス２４を使用していた分散処理部２０゜２１
、２２がシステムバス２４の使用を終了するとシステム
バスサイクル終了信号２８によってカウンタ出力２７が
増加される。
、２２がシステムバス２４の使用を終了するとシステム
バスサイクル終了信号２８によってカウンタ出力２７が
増加される。
つぎにまた同様に複数の分散処理部２０．２１．２２よ
りシステムバス使用要求信号２９．３０．３１が出され
るとメモリ２６はシステムバス２４の使用優先順位を回
転させるカウンタ２５のカウンタ出力２７とシステムバ
ス使用要求信号２９．３０．３１をアドレスにして該当
のデータつまりシステムバス使用要求信号２９、３０．
３１を出している分散処理部２０．２１１２２のなかで
優先順位の最も高い分散処理部２０．２１．２２にシス
テムバス使用許可信号３２．３３．３４を出力する。た
だし以前に比べてカウンタ出力２７が増加されているの
で優先順位が回転して以前とは異なっている。このため
にすべての分散処理部２０．２１．２２から毎回しかも
同時にシステ１、バス使用要求信号２９、３０．３１が
出されても、各分散処理部２０，２１．２２がシステム
へ′ス２４を使用するたびに出されるシステムバス使用
終了信号２８によって優先順位が回転すために、各分散
処理部２０．２Ｌ ２２を一巡すればシステムバス使用
権を必ず得ることができる。
りシステムバス使用要求信号２９．３０．３１が出され
るとメモリ２６はシステムバス２４の使用優先順位を回
転させるカウンタ２５のカウンタ出力２７とシステムバ
ス使用要求信号２９．３０．３１をアドレスにして該当
のデータつまりシステムバス使用要求信号２９、３０．
３１を出している分散処理部２０．２１１２２のなかで
優先順位の最も高い分散処理部２０．２１．２２にシス
テムバス使用許可信号３２．３３．３４を出力する。た
だし以前に比べてカウンタ出力２７が増加されているの
で優先順位が回転して以前とは異なっている。このため
にすべての分散処理部２０．２１．２２から毎回しかも
同時にシステ１、バス使用要求信号２９、３０．３１が
出されても、各分散処理部２０，２１．２２がシステム
へ′ス２４を使用するたびに出されるシステムバス使用
終了信号２８によって優先順位が回転すために、各分散
処理部２０．２Ｌ ２２を一巡すればシステムバス使用
権を必ず得ることができる。
またメモリの内容を任意にかえることにより、そのシス
テムに最適な優先順位にいつもすることができる。
テムに最適な優先順位にいつもすることができる。
発明の効果
以上のように本発明は、システムバス制御部にカウンタ
とメモリというＰＪ車な構成でシステムバス使用の優先
順位を回転させることができ、システムバスにつながる
分散処理部が多くてしかも毎回同時にシステムバス使用
要求信号が出されても各分散処理部を一巡すればシステ
ムバス使用権を必ず得ることができるので、実用的にき
わめて有用である。
とメモリというＰＪ車な構成でシステムバス使用の優先
順位を回転させることができ、システムバスにつながる
分散処理部が多くてしかも毎回同時にシステムバス使用
要求信号が出されても各分散処理部を一巡すればシステ
ムバス使用権を必ず得ることができるので、実用的にき
わめて有用である。
第１図は、本発明の一実施例のシステムバス制御回路を
示すブロック図、第２図は、従来例のシステムバス制御
回路を示すブロック図である。 ２０、２Ｌ ２２・・・・・・分散処理部、２３・・・
・・・システムハス制？ｆｆＤ部、２４・・・・・・シ
ステムバス、２５・・・・・・カウンタ、２６・・・・
・・メモリ、２７・・・・・・カウンタ出力、２８・・
・・・・システムバスサイクル終了信号、２９．３０．
３１・・・・・・システムバス使用要求信号、３２．３
３．３４・・・・・・システムバス使用終了信号・
冑 代理人の氏名 弁理士 中尾敏夫 はか１名第１図 第２図
示すブロック図、第２図は、従来例のシステムバス制御
回路を示すブロック図である。 ２０、２Ｌ ２２・・・・・・分散処理部、２３・・・
・・・システムハス制？ｆｆＤ部、２４・・・・・・シ
ステムバス、２５・・・・・・カウンタ、２６・・・・
・・メモリ、２７・・・・・・カウンタ出力、２８・・
・・・・システムバスサイクル終了信号、２９．３０．
３１・・・・・・システムバス使用要求信号、３２．３
３．３４・・・・・・システムバス使用終了信号・
冑 代理人の氏名 弁理士 中尾敏夫 はか１名第１図 第２図
Claims (1)
- 分散処理で構成され、各分散処理部がデータ交換等のた
めにシステムバスでつながっているシステムにおいて、
分散処理部からのシステムバス使用終了信号でシステム
バスの使用優先順位を回転させるカウンタと、前記カウ
ンタの出力と各分散処理部からのシステムバス使用要求
信号をアドレスとしてシステムバス使用許可信号をデー
タとして出力するメモリを備えて、システムバスの使用
優先順位を順次回転させることを特徴とするシステムバ
ス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193218A JPS6348994A (ja) | 1986-08-19 | 1986-08-19 | システムバス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193218A JPS6348994A (ja) | 1986-08-19 | 1986-08-19 | システムバス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6348994A true JPS6348994A (ja) | 1988-03-01 |
Family
ID=16304274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193218A Pending JPS6348994A (ja) | 1986-08-19 | 1986-08-19 | システムバス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348994A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165645A (ja) * | 1989-11-24 | 1991-07-17 | Matsushita Electric Ind Co Ltd | 多重回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576925A (en) * | 1980-06-16 | 1982-01-13 | Hitachi Ltd | Priority selecting circuit |
| JPS61160168A (ja) * | 1985-01-07 | 1986-07-19 | Mitsubishi Electric Corp | 優先順位判別装置 |
-
1986
- 1986-08-19 JP JP61193218A patent/JPS6348994A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576925A (en) * | 1980-06-16 | 1982-01-13 | Hitachi Ltd | Priority selecting circuit |
| JPS61160168A (ja) * | 1985-01-07 | 1986-07-19 | Mitsubishi Electric Corp | 優先順位判別装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165645A (ja) * | 1989-11-24 | 1991-07-17 | Matsushita Electric Ind Co Ltd | 多重回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753706B2 (ja) | 計算機におけるｉｐｌ方法 | |
| JPH06266676A (ja) | 多重プロセッサ・コンピュータの割り込み操向システム | |
| US5210828A (en) | Multiprocessing system with interprocessor communications facility | |
| JPS6348994A (ja) | システムバス制御回路 | |
| JPH03238539A (ja) | メモリアクセス制御装置 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JP3038257B2 (ja) | 電子計算機 | |
| JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPS6022264A (ja) | デ−タ処理装置 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JP2582414B2 (ja) | 割込み処理装置 | |
| JPH03176754A (ja) | マルチプロセッサシステム | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS6257050A (ja) | 共有メモリ装置 | |
| JPH03122744A (ja) | コンピュータシステム | |
| JPH0520261A (ja) | 優先制御回路 | |
| JPH0635864A (ja) | マルチプロセッサ用割込み制御回路 | |
| JPS6237760A (ja) | コンピユ−タの割込処理方式 | |
| JPH01209557A (ja) | バス使用要求競合処理方式 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPH04127260A (ja) | マルチプロセッサシステムの排他制御回路 | |
| JPH03125251A (ja) | データマルチ処理システム及びそのバス選択方法 | |
| JPH0553692A (ja) | マルチプロセツサシステム |