JPH0635864A - マルチプロセッサ用割込み制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 割込みを受け付ける際にバスからベクタ番号
を読み出してその値に応じてバスを介して割込みベクタ
を読み出す形式のプロセッサから構成されるマルチプロ
セッサシステムに適した割込み制御回路に関し、従来方
式とのソフトウェアの互換性を維持しつつ、マルチプロ
セッサ構成を有効に活用することのできるマルチプロセ
ッサ用割込み制御回路を提供することを目的とする。 【構成】 資源共用のためのプロセッサバス１６とは別
にサブプロセッサバス３６を設け、割込みベクタを格納
するローカルメモリ３８をサブプロセッサバス３６に接
続する。さらに、割込み分配部４０を設け、割込み要求
信号ＩＮＴＲが割込みコントローラ２８から出力された
とき、プロセッサバス１６を占有していないプロセッサ
に割込要求信号ＩＮＴＲ１またはＩＮＴＲ２を与える。
割込みを受け付けたプロセッサから出力されるＩＮＴＡ
１またはＩＮＴＡ２は割込み分配部４０を経てＩＮＴＡ
として割込みコントローラ２８へ与えられ、ベクタ番号
および割込みベクタはサブプロセッサバス３６を介して
プロセッサから読み込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサが１
つの共通バスを共有することにより共通バスに接続され
た資源を共有するマルチプロセッサシステムに適した割
込み制御回路、特に、割込みを受け付ける際にバスから
ベクタ番号を読み出してその値に応じてバスを介して割
込みベクタを読み出す形式のプロセッサから構成される
マルチプロセッサシステムに適した割込み制御回路に関
する。

【０００２】

【従来の技術】いわゆるパーソナルコンピュータ（パソ
コン）の性能は年々向上しており、それとともに、より
高度な性能が要求される分野において使用されるように
なってきた。例えば、ＬＡＮ（ローカルエリアネットワ
ーク）の普及・発展とともにより高度な機能を有するネ
ットワークを構築するためのネットワークサーバを、パ
ソコンで実現する試みがなされている。この場合におい
て、複数のタスクを同時並行的に処理するマルチタスク
処理は不可欠であり、かつ、従来のパソコンとのソフト
ウェアの互換性を保つものである必要がある。さらに、
マルチタスク処理の性能を向上させるため、主プロセッ
サの処理を複数のプロセッサに分担させるマルチプロセ
ッサ構成のものが今後増えることが予想されている。

【０００３】図４は従来のマルチプロセッサ構成を有す
るパソコンを、一例として、ネットワークサーバとして
使用する場合のシステム構成を表わす図である。プロセ
ッサ１０および１２はバスバッファ１４を介してプロセ
ッサバス１６を共有しており、バスアービタ１７はプロ
セッサ１０または１２によるプロセッサバス１６の占有
を調停する。プロセッサバス１６はさらにシステムバス
１８に接続されており、システムバス１８に接続された
ＤＭＡコントローラ２０等のバスマスタとなり得る他の
ユニットとの間では、図示しないバスアービタによりシ
ステムバス１８の占有が調停される。

【０００４】割込みコントローラ２８は周知の割込みコ
ントローラとしての処理を行なうものである。すなわ
ち、通信インターフェース２２等からシステムバス１８
を経て割込み信号ＩＮＴ０〜ＩＮＴ３が入力されたら、
割込み要求信号ＩＮＴＲを出力する。システムバス１
８、プロセッサバス１６およびバスバッファ１４を経て
割込み要求信号ＩＮＴＲが入力されたプロセッサ１０ま
たは１２から、これに答えて割込み承認信号ＩＮＴＡが
出力されたら、現在発生中の割込みのうち最も優先度の
高い割込み要因の番号（ベクタ番号）を外部バッファ３
０を経てシステムバス１８のデータバス上に出力する。
プロセッサ１０または１２はこれを命令語の一部として
読み出し、主記憶２６内に格納されている割込みベクタ
の中から命令語中のベクタ番号に対応する割込みベクタ
を読み出して分岐し所定の割込み処理を行なう。この様
なシーケンスで割込み処理を行なうプロセッサが広く普
及しており、従来装置とのソフトウェアの互換性を保つ
ためにはこのシーケンスに従う必要がある。

【０００５】

【発明が解決しようとする課題】図４の構成では、例え
ばプロセッサ１０がプロセッサバス１６を獲得している
間に割込み要求信号ＩＮＴＲが出力されると、プロセッ
サバス１６およびシステムバス１８を介した処理を実行
中のプロセッサ１０がそれに応答せざるを得ず、アイド
ル状態になっているプロセッサ１２に割込み処理を行な
わせることができない。したがって、割込みに関しては
マルチプロセッサ構成が有効に活用されないという問題
がある。

【０００６】割込み処理を各プロセッサに均一に分担さ
せるべく、割込みレベル１，２はプロセッサ１０、割込
みレベル３，４はプロセッサ１２というように予め割り
当てる構成も考えられる。しかしその場合、単一のプロ
セッサによるものとのソフトウェアの互換性が損なわれ
るばかりか、アイドル状態にあるプロセッサが割込み処
理を行なうためにはベクタ番号および割込みベクタの読
み出しのためにバス獲得要求を出してプロセッサバス１
６を獲得して割込み処理を行なうという手順を踏まねば
ならず、プロセッサバス１６へのアクセスが頻繁に発生
してシステムの信頼性を低下させるだけでなく、資源の
共有化の支障となるという問題がある。

【０００７】したがって本発明の目的は、従来方式との
ソフトウェアの互換性を維持しつつ、マルチプロセッサ
構成を有効に活用することのできるマルチプロセッサ用
割込み制御回路を提供することにある。

【０００８】

【課題を解決するための手段】前述の目的を達成する本
発明のマルチプロセッサ用割込み制御回路は、第１のバ
スを共有することを通して該第１のバスに接続された資
源を共有する複数のプロセッサへの割込みを制御するマ
ルチプロセッサ用割込み制御回路であって、該プロセッ
サは割込み要求信号に応答して割込み承認信号を出力し
た後バス上から割込要因の番号を読み出しそれに応じて
バスを介して割込みベクタを読み出すものであり、該複
数のプロセッサに共有される第２のバスと、該第２のバ
スに接続され、各割込要因の番号に対応して前記割込み
ベクタを格納するローカルメモリと、割込み発生時にお
いて前記割込要求信号を出力し、割込み承認信号が入力
されたとき発生中の割込みのうちいずれか１つの割込要
因の番号を出力する割込コントローラと、前記複数のプ
ロセッサにおける前記第１のバスの占有状況を監視し、
前記割込要求信号が前記割込みコントローラから出力さ
れたとき、該第１のバスを占有していないプロセッサへ
該割込み要求信号を与え、該割込要求信号を与えたプロ
セッサからその応答としての割込み承認信号が出力され
たときそれを前記割込コントローラへ与えるとともに、
該割込コントローラから出力される割込み要因の番号が
前記第２のバスへ出力されるような制御を行なう割込分
配部とを具備することを特徴とするものである。

【０００９】

【作用】割込み発生とともに割込みコントローラが割込
み要求信号を出力するが、割込み分配部はそれを第１の
バスを占有していないプロセッサに与える。割込み要求
信号が与えられたプロセッサは割込み承認信号の出力
後、割込みコントローラから出力される割込み要因の番
号を読み出し、その値に対応する割込みベクタを読み出
す処理を行なうが、いずれの処理も資源獲得のための第
１のバスではなく、それとは別に設けられた第２のバス
を介して行なわれるので、割込み処理において第１のバ
スへの獲得要求が発生することはない。

【００１０】

【実施例】図１は本発明の一実施例を表わすブロック図
である。図中、図４と同一の構成要素には同一の参照番
号が付されており、システムバス１８以降は省略されて
いる。バスバッファ３２はバスアービタ３４からの制御
信号に従ってバスの占有状態を切り換えるもので、プロ
セッサ１０，１２のいずれか一方がプロセッサ１６を占
有している間、他方のプロセッサのバスはサブプロセッ
サバス３６に接続される。サブプロセッサバス３６には
ローカルメモリ３８が接続されており、ローカルメモリ
３８には割込みベクタが格納される。バスアービタ３４
からはプロセッサ１０および１２によるプロセッサバス
１６の占有状態を示す状態信号であるプロセッサバス状
態信号ＰＢＳ１，ＰＢＳ２が出力される。

【００１１】割込み分配部４０は、割込みコントローラ
２８からの割込み要求信号ＩＮＴＲをプロセッサバス状
態信号ＰＢＳ１，ＰＢＳ２が示す占有状態に応じてプロ
セッサ１０または１２へ割込要求信号ＩＮＴＲ１または
ＩＮＴＲ２として分配する。さらに、割込み分配部４０
は、割込み要求信号ＩＮＴＲ１またはＩＮＴＲ２に応答
して、プロセッサ１０または１２から出力される割込み
承認信号ＩＮＴＡ１またはＩＮＴＡ２を、割込みコント
ローラ２８へ割込み承認信号ＩＮＴＡとして与えるとと
もに、ＩＮＴＡが入力された割込みコントローラ２８か
ら出力されるベクタ番号が、サブプロセッサバス３６の
データバス上に出力されるように、外部バッファ３０の
方向を制御する。

【００１２】通信インターフェース２２（図４）等から
システムバス１８を経て割込信号ＩＮＴ０〜ＩＮＴ３が
入力されると、割込コントローラ２８は割込要求信号Ｉ
ＮＴＲを出力する。割込み分配部４０はプロセッサバス
状態信号ＰＢＳ１，ＰＢＳ２が出す状態に応じて、プロ
セッサ１０がプロセッサバス１６を占有しているときは
ＩＮＴＲ２を、プロセッサ１２がプロセッサバス１６を
占有しているときはＩＮＴＲ１を出力する。ＩＮＴＲ２
が出力されたとすると、プロセッサ１２は割込み受付可
能であるときはただちに、割込み受付け不可であるとき
はその後割込み受付可能になったら、割込みサイクルに
入り、割込承認信号ＩＮＴＡ２を出力する。信号ＩＮＴ
Ａ２は割込み分配部４０を経て割込承認信号ＩＮＴＡと
して割込コントローラ２８へ入力され、その直後に外部
バッファ３０の方向が割込コントローラ２８→サブプロ
セッサバス３６の向きに制御される。割込コントローラ
２８は、ＩＮＴＡを受けて、現在発生中の割込みのうち
最も優先度の高い割込み要因の番号（ベクタ番号）を含
む命令語を外部バッファ３０を経てサブプロセッサバス
３６上に出力する。

【００１３】プロセッサ１２はサブプロセッサバス３６
上に出力された命令語を解釈し、ローカルメモリ３８か
らベクタ番号に対応するアドレスに格納されているベク
タを読み出し、読み出されたベクタの内容に応じて分岐
し、割込み処理を行なう。ここで、アイドル状態にあっ
たプロセッサ１２はバスバッファ３２を経てサブプロセ
ッサバス３６に接続されており、ベクタ番号が出力され
るのもサブプロセッサバス３６であり、ベクタが格納さ
れているローカルメモリ３８もサブプロセッサバス３６
に接続されている。したがって、アイドル状態にあった
プロセッサ１２はプロセッサバス１６の獲得要求→獲得
という手順を踏むことなく、割込み処理を実行すること
ができる。

【００１４】図２は割込み分配部４０の詳細な構成を表
わす回路図である。ＡＮＤ回路４２の入力には、信号Ｉ
ＮＴＲおよび信号ＰＢＳ１をインバータ４４で反転した
ものが接続され、出力にはＩＮＴＲ１が接続されてい
る。ＡＮＤ回路４６の入力には信号ＩＮＴＲおよび信号
ＰＢＳ２をインバータ４８で反転したものが接続され、
出力にはＩＮＴＲ２が接続されている。したがって、信
号ＩＮＴＲが“真”のレベルになったとき、信号ＰＢＳ
１が“真”でＰＢＳ２が“偽”のレベルであればＩＮＴ
Ｒ２が“真”のレベルで出力される。

【００１５】ＯＲ回路５０の入力には信号ＩＮＴＡ１お
よびＩＮＴＡ２が接続され、出力には信号ＩＮＴＡが接
続されている。さらに、ＡＮＤ回路５０の出力はＤ−フ
リップフロップ５２のデータ入力に接続され、その出力
には外部バッファ３０の制御信号が接続される。したが
って、信号ＩＮＴＡ１またはＩＮＴＡ２のいずれかが
“真”のレベルになったとき、ＩＮＴＡが“真”のレベ
ルになるとともにその後のクロック信号の立ち上がりに
同期して外部バッファ３０が割込コントローラ２８→サ
ブプロセッサバス３６の向きに制御される。

【００１６】図３は動作がハングアップ状態になったと
き、障害の原因を調査するために図１の回路にさらに付
加される割込み監視部の構成を示す回路図である。レジ
スタ５４にはＩＮＴＡ１が発生したときのサブプロセッ
サバス３６のデータバスＤ７〜０の状態がラッチされ、
フリップフロップ５６にはＩＮＴＡ１の発生の有無がラ
ッチされる。レジスタ５８には割込ベクタ領域の先頭ア
ドレスがソフトウェアにより予め書き込まれ、レジスタ
６０には最終アドレスが予め書き込まれる。比較器６２
の出力はサブプロセッサバス３６のアドレスバスＡ３１
〜０上の値が割込ベクタ領域を指しているときＨレベル
となる。したがって、フリップフロップ６６にはＩＮＴ
Ａ１が発生しアドレスバスＡ３１〜０が割込ベクタ領域
を指したことを示すフラグがラッチされ、レジスタ６４
にはそのときのアドレスの値がラッチされる。レジスタ
５４，６４，５８，６０およびフリップフロップ５６，
６６の出力はマルチプレクサ６８に入力され、その出力
はサブプロセッサバス３６のデータバスＤ３１〜０に接
続されている。したがって、ハングアップ時においてソ
フトウェアを介してこれらの値を読み出すことが可能で
ある。

【００１７】

【発明の効果】以上述べてきたように本発明によれば、
割込み発生時においてプロセッサバスを占有していない
プロセッサに割込み処理が割り当てられ、かつ、その割
込み処理はプロセッサバスを使用しないで達成されるの
で、マルチプロセッサ構成が有効に活用され、システム
の信頼性が高められる。

【図面の簡単な説明】

【図１】本発明の一実施例を表わすブロック図である。

【図２】図１の割込み分配部４０の詳細な構成を表わす
回路図である。

【図３】ハングアップ時の障害調査のために付加される
割込み監視部の構成を表わす回路図である。

【図４】従来例を表わすブロック図である。

【符号の説明】

１０，１２…プロセッサ １６…プロセッサバス ３６…サブプロセッサバス ３８…ローカルメモリ ４０…割込み分配部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のバス（１６）を共有することを通
   して該第１のバスに接続された資源を共有する複数のプ
   ロセッサ（１０，１２）への割込みを制御するマルチプ
   ロセッサ用割込み制御回路であって、該プロセッサは割
   込み要求信号に応答して割込み承認信号を出力した後バ
   ス上から割込要因の番号を読み出しそれに応じてバスを
   介して割込みベクタを読み出すものであり、 該複数のプロセッサに共有される第２のバス（３６）
   と、 該第２のバスに接続され、各割込要因の番号に対応して
   前記割込みベクタを格納するローカルメモリ（３８）
   と、 割込み発生時において前記割込要求信号を出力し、割込
   み承認信号が入力されたとき発生中の割込みのうちいず
   れか１つの割込要因の番号を出力する割込コントローラ
   （２８）と、 前記複数のプロセッサにおける前記第１のバスの占有状
   況を監視し、前記割込要求信号が前記割込みコントロー
   ラから出力されたとき、該第１のバスを占有していない
   プロセッサへ該割込み要求信号を与え、該割込要求信号
   を与えたプロセッサからその応答としての割込み承認信
   号が出力されたときそれを前記割込コントローラへ与え
   るとともに、該割込コントローラから出力される割込み
   要因の番号が前記第２のバスへ出力されるような制御を
   行なう割込分配部（４０）とを具備することを特徴とす
   るマルチプロセッサ用割込み制御回路。