JPS6345059A - 文字展開制御回路 - Google Patents

文字展開制御回路

Info

Publication number
JPS6345059A
JPS6345059A JP61188428A JP18842886A JPS6345059A JP S6345059 A JPS6345059 A JP S6345059A JP 61188428 A JP61188428 A JP 61188428A JP 18842886 A JP18842886 A JP 18842886A JP S6345059 A JPS6345059 A JP S6345059A
Authority
JP
Japan
Prior art keywords
character
pattern
buffer
address
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61188428A
Other languages
English (en)
Other versions
JPH082665B2 (ja
Inventor
Tomoya Nishi
智哉 西
Hiroshi Mochizuki
寛 望月
Yuji Koami
小網 裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61188428A priority Critical patent/JPH082665B2/ja
Publication of JPS6345059A publication Critical patent/JPS6345059A/ja
Publication of JPH082665B2 publication Critical patent/JPH082665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、印刷制御方式に関し、特に英数字あるいは漢
字の印刷制御装置において、印刷する文字パターンを一
時記憶するパターンバッファの奥行きを小さくできる文
字展開方式に関するものである。
〔従来の技術〕
従来の印刷制御装置におけるパターンバッファは、例え
ば特開昭59−121432号公報に記載されているよ
うに、印刷する文字パターンを全てパターンバッファに
一旦格納し、必要な部分だけを出力装置である用紙イメ
ージメモリに転送している。すなわち、印刷すべき文字
コードをページバッファに格納した後、そのページバッ
ファから読み出された文字コードをキャラクタジェネレ
ータのアドレスに変換して、変換されたアドレスでキャ
ラクタジェネレータをアクセスすることにより、所望の
文字パターンを読み出す9印刷する文字パターンを文字
展開制御回路3がパターンバッファに展開した後、その
パターンバッファの内容を用紙イメージメモリに出力し
ている。
〔発明が解決しようとする問題点〕
しかし、従来の技術では、印刷する文字の高さに等しい
奥行きを持ったパターンバッファを備える必要があるた
め、金物量が多くなっている。すなわち、パターンバッ
ファには、1回に印刷する文字量、例えば1ライン分の
文字フォントパターンを一旦格納した後、出力装置に転
送されるが、その場合 II I IIおよび$101
1のフォノ1−デー5列を文字フォントパターンの形状
に格納しなければならないため、バッファメモリの奥行
きは文字フォントパターンの高さだけは層成必要である
また、パターンバッファの奥行きによって印刷できる文
字の高さが制限されるため、任意の大きさの文字を印刷
することができず、その結果、拡張性が小さいという問
題がある。例えば、英数字では5×8ドツト、漢字では
1QX12ドツト。
または20X24ドツト等の文字パターンが使用される
が、その場合には、それぞれパターンバッファの奥行き
も、8,12.24ドツトとなっている。
本発明の目的は、このような従来の問題を改善し、パタ
ーンバッファに文字パターンを格納する場合に、パター
ンバッファの奥行きを小キ<シてパターンバッファの金
物量を減少させることができる印刷制御方式を提供する
ことにある。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明の印刷制御方式は、パ
ターンバッファに循環動作を行う格納用アドレスポイン
タを具備し、複数行にかかる高さの原寸大、あるいは拡
大、縮少文字を上記パターンバッファに格納して、文字
展開処理を行う場合、最終アドレスより重複領域だけ前
のアドレスから格納を開始し、上記格納用アドレスポイ
ンタが循環して先頭アドレスに戻り、そのまま最終アド
レスまで文字パターンを格納して、先に格納した重複領
域の文字パターンに上書きすることに特徴がある。
〔作  用〕
本発明においては、パターンバッファに文字パターンを
格納する際に、文字展開中の行にり)かる文字パターン
のみをパターンバッファに格納する。
すなわち、原寸大の文字フォントパターンをパターンバ
ッファに格納するときには、文字展開中の行にかかる文
字パターンのみをパターンバッファに格納することによ
り、パターンバッファの奥行きを行の高さと同じにする
ことができる。また、拡大あるいは縮少した文字パター
ンをパターンバッファに格納するときは、パターンバッ
ファの格納用アドレスポインタが循環することを利用す
る。
拡大あるいは縮少文字は、原寸大の文字パターンの全ド
ツトを拡大あるいは縮少しなければ、拡大あるいは縮少
された文字パターンを得ることができないが、これをパ
ターンバッファに全て格納すると、パターンバッファの
奥行きが拡大あるいは縮少した文字パターンの高さだけ
必要になる。そこで、拡大あるいは縮少した文字パター
ンの文字展開中の行にかからない上側の文字パターンを
パターンバッファの途中から格納開始し、格納用アドレ
スポインタがパターンバッファの最終アドレスから先頭
アドレスに戻った後、パターンバッファの先頭アドレス
から拡大あるいは縮少文字の文字展開中の行にかかる文
字パターンをパターンバッファの最終アドレスまで格納
すると、先にパターンバッファに格納した文字展開中の
行にかからない上側の文字パターンが消去され、文字展
開中の行にかかる文字パターンだけをパターンバッファ
に残すことができる。これにより、パターンバッファの
奥行きを、行の高さと同じにできる。
〔実施例〕
以下、本発明の実施例を、図面により詳細に説明する。
第3図は、本発明の一実施例を示す印刷制御装置のブロ
ック図である。第3図において、■は1ペ一ジ分の印刷
する文字情報を行単位に格納するためのページバッファ
、2は印刷する文字フォントパターンを記憶しているキ
ャラクタジェネレータ、3はページバッファ1とキャラ
クタジェネレータ2より行単位に文字展開処理を行う文
字展開制御回路、4は文字展開制御回路3が文字展開処
理を行うときに一時記憶として使用するパターンバッフ
ァ、5は1ビツトが用紙の1ドツトに対応している用紙
イメージメモリである。
印刷する文字の文字情報がページバッファ1に1ペ一ジ
分格納されると、その格納された文字情報を順次文字展
開制御回路3に読み出すと同時に、その文字情報あるい
はキャラクタジェネレータ2のアドレスに変換された情
報でキャラクタジェネレータ2をアクセスし、該当する
文字フオンi−情報を文字展開制御回路3に読み出す。
そして、パターンバッファ4に対する文字展開制御回路
3の文字展開処理が終了すると、パターンバッファ4の
内容は用紙イメージメモリ5に転送される。
第4図は、第3図におけるパターンバッファの説明図で
ある。第4図において、41はバッファメモリであり、
奥行きは文字展開する行の高さと同じである。メモリ4
1の幅は、処理し易い大きさでよい。42は格納用アド
レスポインタ、43は取り出し用アドレスポインタであ
る。メモリ41に格納される文字パターンは、格納用ア
ドレスポインタ42で示されるアドレスに格納される。
格納中にメモリ41の最終アドレスに達したときには、
メモリ41の先頭アドレスに戻って、文字パターンの格
納が続行される。メモリ41から取り出される文字パタ
ーンは、取り出し用アドレスポインタ43で示されるア
ドレスから取り出される。文字パターンをパターンバッ
ファ4から用紙イメージメモリ5に転送する処理は、取
り出し用アドレスポインタ43ヘメモリ41の先頭アド
レスを初期設定することにより、メモリ41の先頭アド
レスから開始され、メモリ41の最終アドレスで終了す
る。
第5図は、第3図における用紙イメージメモリに対する
文字展開処理の説明図である。文字展開制御回路3が、
文字展開処理を行った後の用紙イメージメモリ5の一例
を説明する。文字展開制御回路3は、M行目の文字を全
て展開すると、次にM+1行目、M+2行目、・・・の
順に文字展開する。第5図では、文字展開制御回路3が
最初にM行目の文字「A」の上部、次に文字rCJの上
部、以下、M+1行目の文字rAJの中部、文字「B」
、文字rcJの中部、M+2行目の文字rAJの下部、
文字rCJの下部の順に文字展開処理を行い、文字パタ
ーンをパターンバッファ4に格納し、それが用紙イメー
ジメモリ5に転送される。ここで、文字「C」は原寸大
の文字パターン、文字rAJは原寸大から拡大した文字
パターン、文字rBJは原寸大から縮少した文字パター
ンである。これ以降は、複数行にかかる文字をパターン
バッファ4に格納する処理について、説明する。
第7図は、文字rCJのパターンバッファへの格納状態
を示す図である。ここでは、文字展開制御回路3が、文
字「C」の原寸大パターンをパターンバッファ4に格納
する様子を説明する。M行目の文字「C」の上部の文字
展開処理では、パターンバッファ4の先頭アドレスから
白パターンを格納し、M行目中における文字「C」のパ
ターンの先頭位置からは1文字rCJのパターンをパタ
ーンバッファ4の最終アドレスまで格納する(第7図(
a)参照)。
M+1行目の文字「C」の中部の文字展開処理では、パ
ターンバッファ4の先頭アドレスから、M+1行目にか
かる文字「C」のパターンを最終アドレスまで格納する
(第7図(b)参照)。M+2行目の文字「C」の下部
の文字展開処理では、パターンバッファ4の先頭アドレ
スから、M+2行目にかかる文字「C」のパターンを格
納し、文字「C」のパターンの最終位置まで格納した後
は、白パターンをパターンバッファ4に最終アドレスま
で格納する(第7図(c)参照)。
第6図は、本発明の文字パターン拡大処理の説明図であ
る。一般に、文字パターンの拡大は、文字の縦方向、横
方向それぞれについて行われるが、ドツトの補間が行わ
れるため、実際に拡大してみなければ、拡大した文字パ
ターンを得ることはできない。しかし、文字パターンは
拡大の前後では相似であるため、原寸大パターンを拡大
方式上都合のよいところから拡大すれば、拡大した文字
パターンを途中から得ることができる。
第6図においては、文字rA4の原寸大パターンを3分
割して拡大することにより、flO−+LO+ρ1−L
L + Q2→L2にそれぞれ拡大される。
一方、文字パターンを分割して拡大するならば、つまり
QOの部分を単独にり、に、Q、の部分を単独にLlに
、またQ2の部分を単独にLlに、そ、れぞれ拡大する
ときには、Δ0.Δ1.Δ2゜△3のように重複する部
分が生じる。また、拡大された文字パターンが、第6図
に示すように、M行目からM + 2行目にかかる場合
1M+1行目の文字展開ではΔ1の範囲、M+2行目の
文字展開ではΔ3の範囲の文字パターンが、それぞれM
行目、M+1行目の文字展開処理のときに用紙イメージ
メモリ5に転送されているため、重複することになり不
要となる。これらの不要文字パターンをパターンバッフ
ァ4に格納したとしても、用紙イメージメモリ5に転送
する必要はない。そこで、パターンバッファ4の格納用
アト゛レスポインタ42の循環する機能を利用して、パ
ターンバッファ4で不要文字パターンを消去することに
する。
第8図、第9図および第10図は、それぞれ本発明のパ
ターンバッファに対して、文字パターンを格納する状態
を示す図である。
第8図では、文字展開制御回路3が文字rAjの原寸大
パターンの上部を拡大して、パターンバッファ4に格納
する状態を示している。パターンバッファ4の先頭アド
レスから白パターンを格納し、M行中における文字rA
Jの拡大したパターンの先頭位置からは、文字rAJの
拡大したパターンをパターンバッファ4の最終アドレス
まで格納する。
第9図では、文字展開制御回路3が文字「A」の原寸大
パターンの中部を拡大して、パターンバッファ4に格納
するM+1行目の文字飛開の状態を示している。第6図
に示したように、文字rA」の原寸大パターンの21の
範囲を拡大すると、拡大した文字パターンの11の範囲
を得るが、そのうち△1の範囲は既に文字展開済みであ
るため、不要である。そこで、第9図(a)に示すよう
に、パターンバッファ4の(最終アドレス−△1)のア
ドレスから文字rAJの拡大したパターンを格納する。
格納用アドレスポインタ42は、循環機能を持っている
ため、パターンバッファ4は最終アドレスの次に先頭ア
ドレスに戻る。パターンバッファ4に対してそのまま最
終アドレスまで文字「A」の拡大したパターンを格納す
ると、第9図(b)に示すようになる。すなわち、パタ
ーンバッファ4の最終アドレスからΔ、たけ戻ったアド
レスよりM+1行目の格納処理を開始するので、Δ1の
部分は上書きされて消去される。従って、第9図(b)
に示すように、M+1行目の最初のアドレスでは、Δ上
の次の部分から格納されることになる。この結果、パタ
ーンバッファ4にM+1行目にかかる文字「A」の拡大
したパターンが格納され、同時に不要な範囲△1の文字
パターンが消去されている。
これを用紙イメージメモリ5に転送すれば、文字「A」
のM+1行目にかかる文字パターンの展開が終了する。
第10図では、文字展開制御回路3が文字「A」の原寸
大パターンの下部を拡大してパターンバッファ4に格納
するM+2行目の文字展開の状態を示している。M+1
行目と同じように、Δ3の範囲は既に文字展開済みであ
るため、不要である。
そこで、第10図(a)に示すように、パターンバッフ
ァ4の(最終アドレス−Δ3)のアドレスから文字rA
Jの拡大したパターンを格納する。格納用アドレスポイ
ンタ42がパターンバッファ4の最終アドレスから先頭
アドレスに戻り、文字r A Jの拡大したパターンの
最終位置まで格納した後、白パターンをパターンバッフ
ァ4の最終アドレスまで格納すると、第10図(b)の
ようになる。すなわち、Δ3の範囲が上書きされるとと
もに、第10図(b)に示すように、M+2行目には△
3の次のアドレスから格納されることになる。その結果
、パターンバッファ4にはM+2行目にかかる文字rA
Jの拡大した文字パターンが格納され、同時に不要な範
囲△3の文字パターンが消去されている。
これを用紙イメージメモリ5に転送すれば、文字rAJ
のM + 2行目にかかる文字パターンの展開が終了す
る。
第1図は、本発明の一実施例を示す展開制御回路の詳細
ブロック図である。第1図において、31はページバッ
ファ1から転送された文字情報を格納する汎用レジスタ
、32は格納あるいは読み出しアドレス等を計算するた
めの演算器、33はマイクロ命令を解読して、例えば汎
用レジスタ31を読み書きしたり、演算器32で演算を
行う等の処理を実行する命令実行制御部、34はページ
バッファ1またはキャラクタジェネレータ2からMバス
を介して送られてきたアドレス情報を格納するためのM
バスアドレスレジスタ、35は同じくMバスを介して送
られてきたデータを格納するためのMバスデータレジス
タであって、文字展開制御回路3がMバスを介してMバ
スに接続さ九るメモリを読むときに使用される。36は
拡大/縮少回路であって、文字展開制御回路3がキャラ
クタジェネレータ2から読み込んだ文字パターンの拡大
/縮少処理を行う。37はシフト/マージ回路であり、
拡大/縮少回路36で拡大/縮少した文字パターンのシ
フトを行ったり、パターンバッファ4に格納されている
文字パターンと拡大/縮少した文字パターンのマージを
行う。38はFバスアドレスレジスタ、39はFバスデ
ータレジスタであって、文字展開制御回路3がFバスを
介してパターンバッファ4の内容を用紙イメージメモリ
5に転送するときに使用さオ℃る。41はキャラクタジ
ェネレータ2から読み出した文字パターンを展開するた
めのパターンバッファ、42はパターンバッファ41に
データを格納するための格納用アドレスポインタである
。なお、第4図に示す読み出し用アドレスポインタ43
は、記載を省略している。
第2図は、第1図の文字展開制御回路の動作フローチャ
ートであって、文字展開制御回路3が文字パターンを拡
大して用紙イメージメモリ5に転送する動作を示してい
る。先ず、文字展開制御回路3は、Mバスを介してペー
ジバッファ1から文字情報を読み込み、これを汎用レジ
スタ31に退避する(101)。文字情報から文字サイ
ズと?1中における文字パターンの位置を計グする。こ
のとき、文字が拡大文字であり、かつその行しこ拡大文
字の途中から文字展開する場合には、第9図と第10図
に示したように、重複領域Δ1およびΔ3も同時に計算
しておく(102)。文字サイズに合わせて拡大/縮少
回路36を初期化し、行中における文字パターンの位置
に合わせてシフト/マージ回路37を初期化する(10
3)。拡大文字を先頭から文字展開するときには、メモ
リ41の先頭アドレスを格納用アドレスポインタ42に
設定する。なお、拡大文字の途中から文字展開するとき
には、Δ1および△3を考慮したアドレスを格納用アド
レスポインタ42に設定する(104)。Mバスを介し
てキャラクタジェネレータ2がら文字パターンを読み込
み、拡大/縮少回路36で拡大しく105)、シフト/
マージ回路37でシフトし、さらにパターンバッファ4
の内容とマージしく106)、パターンバッファ4にこ
れを格納する(107)。次に、パターンバッファ4が
文字パターンで一杯になったか否かを判定しく108)
、一杯になったときには、パターンバッファ4の内容を
用紙イメージメモリ5に転送する(110)、1行分の
文字パターンを用紙イメージメモリ5に転送するまでこ
の動作を繰り返し行う(111)。パターンバッファ4
が文字パターンで一杯になっていないときには、一杯に
なるまで繰り返しパターンバッファ4゛に文字パターン
を格納する(109)。
パターンバッファ4が文字パターンで一杯になっていな
いときでも、1行の終りでは、パターンバッファ4の内
容を用紙イメージメモリ5に転送する(112)。
第2図では、文字パターンを拡大した場合について述べ
ているが、縮少した場合についても全く同じようにして
処理することができる。
〔発明の効果〕
以上説明したように、本発明によれば、複数行にかかる
大きさの文字パターンを用紙イメージメモリに展開する
場合、文字展開中の1′:Iにかがる文字パターンだけ
をパターンバッファに格納するので、パターンバッファ
の奥行きを行の高さと笠しくでき、その結果、パターン
バッファの金物愈を少なくすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す客字展開制御回路のブ
ロック図、第2図は第1図の回路の動作フローチャート
、第3図は本発明の一実施例を示す印刷制御装置のブロ
ック構成図、第4図は第3図におけるパターンバッファ
の詳細構成図、第5図は用紙イメージメモリに対する文
字展開処理の説明図、第6図は本発明における文字パタ
ーンの拡大処理の説明図、第7図は原寸大の文字パター
ンをパターンバッファに格納する状態を示す図、第8図
、第9図および第1O図はそれぞれ本発明におけるM行
目、M+1行目、M+2行目のパターンバッファへの格
納説明図である。 ■=ページバッファ、2:キャラクタジニネレータ、3
:文字展開制御回路、4:パターンバッファ、5:用紙
イメージメモリ、41:メモリ、42:格納用アドレス
ポインタ、43:取り出し用アドレスポインタ。 、、、′z″″)1 7.) 代 理 人  弁理士 小 川 勝 男ゝ・、 ・′第
     1     図 第   2   図   (al 第   2   図   (b) 第     3     図 第     4     図 第     5     図 第     6     図 (a)           (b) 第   1 (°)シ 図 (e) シ 第   9   図 (b) 0図 (b) コ9c+−

Claims (1)

    【特許請求の範囲】
  1. 1、原寸大のまま、あるいは分割したとき重複領域を含
    むように拡大、縮少された文字の文字パターンを一時記
    憶するパターンバッファを備えた文字展開制御回路にお
    いて、上記パターンバッファに循環動作を行う格納用ア
    ドレスポインタを具備し、複数行にかかる高さの原寸大
    、あるいは拡大、縮少文字を上記パターンバッファに格
    納して、文字展開処理を行う場合、最終アドレスより重
    複領域だけ前のアドレスから格納を開始し、上記格納用
    アドレスポインタが循環して先頭アドレスに戻り、その
    まま最終アドレスまで文字パターンを格納して、先に格
    納した重複領域の文字パターンに上書きすることを特徴
    とする印刷制御方式。
JP61188428A 1986-08-13 1986-08-13 文字展開制御回路 Expired - Fee Related JPH082665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61188428A JPH082665B2 (ja) 1986-08-13 1986-08-13 文字展開制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61188428A JPH082665B2 (ja) 1986-08-13 1986-08-13 文字展開制御回路

Publications (2)

Publication Number Publication Date
JPS6345059A true JPS6345059A (ja) 1988-02-26
JPH082665B2 JPH082665B2 (ja) 1996-01-17

Family

ID=16223500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61188428A Expired - Fee Related JPH082665B2 (ja) 1986-08-13 1986-08-13 文字展開制御回路

Country Status (1)

Country Link
JP (1) JPH082665B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121432A (ja) * 1982-12-16 1984-07-13 Fujitsu Ltd 印字装置の印字デ−タバツフアリング方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121432A (ja) * 1982-12-16 1984-07-13 Fujitsu Ltd 印字装置の印字デ−タバツフアリング方式

Also Published As

Publication number Publication date
JPH082665B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
KR19990045391A (ko) 문자 패턴 생성 장치 및 문자 패턴 생성 장치 제어 프로그램을기억한 매체
US4683552A (en) System for on-line and off-line display
JPS6345059A (ja) 文字展開制御回路
JPS63108381A (ja) ラスタ演算回路
JPS5958536A (ja) プリンタ制御方式
JPS60167569A (ja) 画像デ−タ処理方法
JP3035126B2 (ja) 情報処理装置
JP2972224B2 (ja) 文書処理方法
JPS62247395A (ja) 文字パターン処理装置
JP3055327B2 (ja) データ変換装置
JP2737845B2 (ja) 文字処理方法及び装置
JP3143118B2 (ja) プリンタ及び印字イメージパターン展開方法
JPS5944088A (ja) 複合デイスプレイ装置
JPH0586758B2 (ja)
JPH1044530A (ja) 印刷制御装置、情報処理装置、印刷装置および印刷情報処理方法
JPS60132271A (ja) 塗り潰し処理方式
JPS60263984A (ja) ドツト・デ−タ展開方式
JPH0815795B2 (ja) プリンタの印刷制御方式
JPS6364474A (ja) 画像メモリ制御装置
JPH08123956A (ja) イメージ処理装置
JPS6346431B2 (ja)
JPH04323782A (ja) 図形表示装置
JPH03281363A (ja) 文書出力装置
JPS6061792A (ja) 文字表示方式
JPH0258158A (ja) 文書作成装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees