JPS6342550A - 復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は復調装置に関し、さらに詳細にいえば、ＰＳ
Ｋ変調が施された信号を受ｆｆｆｉ　ｔ、て、遅延検波
を施すことにより元のディジタルデータを術ることかで
きる復調装置に関ツる。

〈従来の技術〉 従来からディジタル信号の伝送を行なう方式として、送
信側においてＰＳＫ変調が施された信号を送出し、受信
側において上記信号を復調することにより元のディジタ
ル信号を得る方式が知られている。

このようなＰＳＫ変調方式は、ディジタル信号のＯ””
１”を搬送波の位相に対応させて伝送する方式であり、
Ｃ／Ｎ劣化を少なくすることができるという優れた特性
を有しているので、最近ではディジタル信号の伝送に広
く採用されるようになってさている。

上記ＰＳＫ変調方式についてさらに詳細に説明すると、
例えば、 第８図に承りように、信号がマークの状態にＪりいて、
信号の１タイムスロツｉ・期間を通じて位相を直線的に
１８０度増加させ、信号がスペースの状態において、信
号の１タイムスロット期間を通じて位相を直線的に１８
０度減少させるようにした、いわゆるＭＳＫ方式、およ
び 第９図に示すように、信号がマークの状態にＪ３いて、
信号の１タイムスロット期間を２分して位相を９０度ず
つ２段階に増加させ、（８号がスペースの状態において
、信号の１タイムスロット期間を２分して位相を９０度
ずつ２段階に減少δせるようにした、いわゆるＤＳＫ方
式等 が採用されている。

そして、上記ＭＳＫ方式は、位相変化が連、読的である
から占有周波数帯域が狭部という利点を有し、上記ＤＳ
Ｋ方式は、マルチパスフェーディングに強く、広帯域デ
ータ伝送に好適であるという利点を有している。

また、上記のようにＰＳＫ変調が施された信号を復調す
る方式として、遅延検波方式と同期検波方式が一般的に
採用されている。

上記遅延検波方式は、受信信号を２分し、一方を遅延回
路により変調の１信号周期、または１／２信号周期だけ
遅延させて位相比較器に供給するとともに、他方をその
まま位相比較器に供給づることによりＰＳＫ変調信号を
復調し、元のディジタル信号を得るものである。

さらに詳細に説明すると、第６図Ａに示す遅延検波装置
に８３いて、入力電圧を Ｖｉｎ＝ｃｏｓ（Ω１十〇（１）） （但しΩは搬送波の角周波数であり、ｔは時間であり、
θ（１）は位相変調１′￥１数である。）とすれば、上
記入力電圧■ｉｎを２分して、一方を位相比較器（２２
）の一方の端子に供給し、他方を遅延回路（２１）によ
り所定時間ＴＲだけ遅延させて位相比較器（２２）の他
方の端子に供給するのであるから、上記一方の端子に供
給される信号Ｖｃは ＶＣ＝　Ｖ　ｉｎ＝　ｃｏｓ　（Ωを十〇（ｔ））であ
り、上記他方の端子に供給される信号Ｖｄは、■ｄ＝ｃ
ｏｓ（Ωｆｔ−ＴＲ）＋θｆｔ−ＴＲ））となる。

そして、上記位相比較器（２２）として、例えば第６図
Ｂに承り構成を採用することにより、同図Ｃに承りよう
に、出力が位相差に比例づるものを使用づると、位相差
Δθは、 Δθ＝ＱＴＲ＋θ（１）−〇（ニー−［Ｒ）となる。但
し、上記咥延時間ＴＲは、’ＶＩＳＫ方式、ＤＳＫ方式
においてはＴｌｔ　＝Ｔ／２　（但し王は信号の１タイ
ムスロットである）となるように設定することが必要で
ある。

また、ΩＴＲ＝　（２ｎ−ｔ）π、またはΩ＝　π／Ｔ
Ｒ−（２ｎ−１）２２Ｔ／Ｔとすれば、位相比較の基準
点を位相器の動作節回の中央へ持つて来ることができる
。

以下、ＤＳＫ方式の場合を例にとって説明づるが、ＭＳ
Ｋ方式の場合にも同様に適用することができる。

先ず、θ（１）−θｆｔ−ＴＲ）＝　０の場合において
は、 Δθ＝ΩＴＲ＝　（２ｎ−１）π であるから、この点が位相変位のない状態の位相基準点
になり、この点を基準としてθ（ｔ）−〇（ｔ−ＴＲ）
だけ変化した点に対応する出力が青られることになる。

また、信号がマーク・スペースである場合の位相関数θ
（１）は第７図Ａに示すとおりであり、θ（ｔ−Ｔ／２
）は同図Ｂに示すとおりである。

したがって、θ（１）−〇（ｔ−Ｔ／２）は同図Ｃに示
すように、マークの期間中はπ／２、スペースの期間は
−π／２となり、゛同図りに示す出力特性に基いて、同
図Ｅに示す出力波形が得られることになる。即ち、マー
ク期間中は３ＶＯ／４、スペース期間中は■０／４の出
力が得られる。

この結果、位相比較器（２２）の出力が■０／２を越え
た場合にマーク、ＶＯ／２以下であればスペースである
と判定づることができる。

上記同期検波回路は、受信信号を２分し、それぞれを位
相比較器に供給づるとともに、位相同期ループに組込ま
れた電圧制御発振器からの出力信号（受信信号の搬送周
波数と一致する周波数の信号）をそのまま一方の位相比
較器に供給し、上記出力信号の位相を９０度だけずらせ
た状態で他方の位相比較器に供給し、最終的に上記両値
相比較器からの出力信号に基いて元のディジタル１３号
を得るものである（ｆＧＭｓＫ変調方式の伝送特性」室
田和昭、平出賢吉、電子通信学会論文誌８１／１０Ｖｏ
１．Ｊ６４−Ｂ　ｔｌｒｌＯＬ照）。

〈発明が解決しようとする問題点〉 上記ＰＳＫ変調を施した信号を上記遅延検波方式にによ
り復調する場合には、受信信号を２分して一方を単に遅
延させるのみでよいから構成を簡素化でることができる
という利点を有しているが、高周波帯でのディジタル信
号伝送に適用した場合には、復調の（ｆｉ頼性が低下ダ
るという問題がある。

この点について詳細に説明すると、遅延検波方式の動作
基準点はΔθ＝Ω］°／２である。したがって、温度変
動等により搬送波角周波数がΔΩだけ変動すると、動作
基準点もΔΩＴ／２だけ変動することになる。そして、
この変動が大ぎい場合には、マーク、スペースの判定を
、位相比較器の出力レベルが■０／２を越えたか否かに
より行なうことができなくなるのである。例えば搬送波
周波数が２．５ＧＨｚであり、発振器（ここではＳＡＷ
発振器の場合を例にとっている）の温度変動度が±３Ｘ
１０’である場合には、周波数変動率が±７５０ＫＨｚ
になる。そして、この場合におけるデータ伝送速度を３
２Ｋｂｐｓに設定すれば、■＝　３２　ｎ５ｅｃとなり
、ΔΩＴ／２＝２３．４４π、即ち動作基準点の変動が
ほぼ２３．４４πとなる。

実際には、温度変動の他に、雑音、マルチパスによる干
渉波等によっても影響を受け、動作基準点がさらに変動
するので、位相比較器の出力レベルを所定の基準レベル
と比較することによりマークであるかスペースであるか
を判別することは到底不可能になってしまうのである。

上記同期検波方式はコスタス・ループによる搬送周波数
の再生を基礎とするものであり、位相検波方式の如き周
波数変動に起因する不都合は発生せず、高精度での信号
復調を行なわせることができるのである。

しかし、上記同期検波方式においては、以下のような問
題を有している。

即ち、受信信号の搬送周波数と等しい周波数の信号を得
るために、局部発振器としての電圧制御発振器、および
位相同期ループが必要になり、構成が複雑化するととも
に、コストアップの原因になるのである。特に車両に搭
載する無線機においては、小型化、簡素化、およびコス
トダウンが強く要求されるので、上記の問題は致命的な
ものである。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
ＰＳＫ変調が施されｌζ信号の復調を遅延検波方式によ
り簡単に、かつ精度よく行なうことがでさる復調装置を
提供することを目的としている。

く問題点を解決するための手段〉 上記の目的を達成するための、この発明の変復調装置は
、ディジタルパルス信号の１タイムスロット内の前部お
よび／または後部に総和が所定時間の基準位相部を形成
し、残余のタイムスロットに、伝送信号のマーク状態、
スペース状態に対応させて位相を互に逆方向に変化させ
るべく位相変調が施された信号を受信して復調する復調
装置が、位相検波部と、クロック信号発生部と、第１、
第２、おび第３のタイミング調Ｍ郡と、長パルス発生部
と、第１、および第２のＤフリップフロップとを有する
ものである。

上記位相検波部は、上記基準位相部の総和時間と等しい
時間を遅延時間とするものである。

上記第１、第２、および第３のタイミング調整部は、ク
ロック信号発生部から出力されるクロック信号を入力と
してタイミングが調整されたクロック信号を出力するも
のである。

上記長パルス発生部は、位相検波部からの検波信号、お
よび第１のタイミング調整部から出力されるＷ４！！ク
ロック信号を入力として信号の後半部に保持時間が長い
パルス部を発生させるものである。

上記第１のＤフリップフロップは、上記長パルス発生部
からの信号がタイミング端子に供給されるとともに、第
２のタイミング調整部からの調整クロック信号がＤ入力
端子に供給６れるものである。

上記第２のＤフリップ７０ツブは、第１のＤフリップ７
０ツブからの出力信号がＤ入力端子に供給されるととも
に、第３のタイミング調整部から出力される調整クロッ
ク信号がタイミング端子に供給されるものである。

但し、上記位相検波部としては、遅延検波後の信９レベ
ルを所定の閾値と比較することによりノイズ成分を除去
する比較部を有するものであることが好ましい。

く作用〉 以上の構成の復調装置であれば、ディジタルパルス信号
の１タイムスロット内の前部おＪ、び／または後部に総
和が所定時間の基準位相部を形成し、残余のタイムスロ
ットに、伝送信号のマーク状態、スペース状態に対応さ
せて位相を互に逆方向に変化させるべく位相変調が施さ
れた信号を受信して＃ｉ調する場合において、上記基準
位相部の総和時間と等しい時間を遅延時間とする位相検
波部により位相検波を行ない、検波信号を臀ることがで
き、上記検波信号、および第１のタイミング調整部から
出力される調整クロック信号を長パルス発生部に供給す
ることにより、信号の後半部に保持ｖｔ間が長いパルス
部を発生させることができる。

そして、上記長パルス発生部からの＠号を第１のＤフリ
ップ７０ツブのタイミング端子に供給するとともに、第
２のタイミング調整部からの調整クロック信号をＤ入力
端子に供給することにより、位相検波部における遅延時
間の長短に拘わらず、上記検波信号に塁くイ８＠を青る
ことができ、８らに、上記第１のＤフリップフロップか
らの出力信号を第２のＤフリップ７０ツブのＤ入力端子
に供給するとともに、第３のタイミング調整部から出力
される調整クロック信号をタイミング端子に供給し、Ｎ
ＲＺ信号に変換することにより、元のディジタル信号を
得ることができる。

即ち、本件特許出願人が昭和６１年７月１４日付にて特
許出願した変復調方式（ａにおいては、信号のマーク、
スペースに対応させて位相を段階的に変化させるととも
に、基準位相部をディジタルパルス信号の１タイムスロ
ット■の１／２、または１／４に設定することにより遅
延検波を行なうことができるようにしているのであるが
、搬送周波数の変動ΔΩが大きくなった場合には、位相
比較器の基準動作点の変動量ΔΩ×Ｔ／２、または八〇
×■／４がかなり大きくなり、遅延検波動作の安定度を
余り向上させることができず、したがって、上記変動Δ
Ωが安定度を阻害することのない所定量となるように搬
送周波数を選定づる必要があ）た。しかし、上記本件発
明においては、基準位相部をＴ／２．Ｔ／４以外の値に
設定した場合であっても、受信信号と遅延信号との差を
とることにより得られる信号の幅に影響されることなく
、単に振幅のみにより遅延検波を行なうことができる。

したがって、上記変動ΔΩが大きい場合には、基準位相
部を小さくすることにより基準動作点の変動を所定範囲
内に保持させるとともに、安定度を高く保持させたまま
で遅延検波動作を行なわせることができるのである。

また、上記位相検波部が、遅延検波後の信号レベルを所
定の閾値と比較することによりノイズ成分を除去する比
較部を有するものである場合には、ノイズ成分に起因覆
る信号が位相検波部から出力されることを阻止するので
、ノイズの影響を受けない元のディジタル信号を得るこ
とができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第３図はこの発明の復調装置により復調可能な信号を例
示する図であり、同図Ａ、Ｂは位相変化部の萌後にそれ
ぞれ時間ｔ１．ｔ２ずつの位相部分を形成している。但
し、ｔ１＋ｔ２＝Δ］゛（但し６丁はディジタル信号の
１タイムスロットＴより短い所定時間である）となるよ
うに上記時間ｔｌ、ｔ２を設定している。そして、タイ
ムスロットの残余の期間において、マークの場合には、
同図Ａに示すように、上記期間の初期において所定位相
θまで位相を変化させ、終期において位相Ｏに変化さけ
る。逆にスペースの場合には、同図Ｂに示すように、マ
ークの場合と逆、即ち一θ。

０と位相を変化させる。

第３図Ｃ，Ｄは上記時間ｔ１　、ｔ２をｔｉ＝ΔＴ、ｔ
２＝ｏに設定した場合を示しており、残余の部分の位相
変化は上記第３図Ａ、Ｂの場合と同じである。

但し、第３図Ａ、８の場合と、第３図Ｃ，Ｄの場合とで
は特性は変化しない。即ち、ｔ１＋ｔ２＝Δ丁の関係を
満足している限りは、後述する説明から明らかなように
、特性が変化しないのであるから、以下第３図Ｃ，Ｄの
場合について説明する。但し、後述する位相検波部にお
ける遅延時間ＴＲをΔ］゛に設定している。

第１図はこの発明の復調装置の一実施例を示す電気回路
図、第２図は各部の波形を示す図であり、入力信号■ｉ
ｎをシュミットトリガ回路（１）に供給し、シュミット
トリガ回路（１）からの出力信号を２分している。そし
て、復調後のＮＲＺ信号を入力とする同期クロック再生
回路（３）から出力される同期クロック信号により制御
されるシフトレジスタＣＪＸ下ＳＲと略称する）制御パ
ルス発生回路（４）のパルス信号を受けて遅延時間が設
定されるＳＲＭ延回路（２）に上記一方の出力信号を供
給している。

上記ＳＲ遅延回路（′２Ｊからの出力信号、および上記
他方の出力信号を、それぞれＤフリップフロップ［５１
Ｆ６１のタイミング端子に供給し、しかも、上記Ｄフリ
ップ７０ツブ（６）の◇出力信号を両Ｄフリップフロッ
プ（５）のＤ入力端子に供給している。そして、両フリ
ップフロップ＋５１　（６）のＱ出力信号をＸＮＯＲゲ
ート（７）に供給することにより位相比較結宋を得る。

上記遅延検波部の動作について、第２図を参照しながら
さらに詳細に説明する。但し、第２図においては、マー
ク・マーク・スペースの順に信ｑが供給された場合を示
している。

位相比較器（Ｄフリップ７０ツブ＋５１　（６１、およ
びＸＮＯＲゲート（刀から構成されている）の一方の端
子には、第３図Ａに示すように、マーク・マーク・スペ
ースに対応する信号θ（１）が供給され、他方の端子に
は、第２図Ｂに示すように、ＳＲ遅延回路（２）により
上記信号θ（１）より所定時間Δ丁だけ遅れた信号θ（
を−６丁）が供給される。

したがって、両信号の差 θ（１＞−θ（ｔ−△Ｔ）は、第２図Ｃに示すように、
マークに対応するタイムスロットの最初のΔ■の期間で
一〇２次のΔＴの期間でθとなり、逆にスペースに対応
するタイムスロットの最初の八Ｔの期間で０９次のΔＴ
の期間で一〇となる（但し、マークからスペース、或は
その逆に変化する場合には、上記タイムスロットの最初
のΔＴの期間における値が逆になる）。そして、第２図
りに示す位相比較器の特性に基いて、第２図Ｅに承りよ
うに、マークに対応するタイムスロットの最初の６丁の
期間でＶｌ、ｊｉ後のΔＴの期間で■２の出力レベルと
なり、逆にスペースに対応するタイムスロットの最初の
ΔＴの期間でＶ２　、　ｉ後のΔＴの期ｒ１でＶｌの出
力レベルとなる。即ち、マーク、スペース共に位相比較
器の出力レベルの平均値は（Ｖｌ　＋Ｖ２　）／２とな
る。

その後、ローパスフィルタ（９）、およびシュミットト
リガ回路圓）を通してコンデンサ（１１）により直流成
分を除去して第２図Ｆに示す信号を冑、上記同期クロッ
ク再生回路（３）から出力される同期クロック信号を遅
延回路（１２）（１３）により所定時間だけ遅延させ（
第２図Ｇ参照）、かつインバータ（１４）により反転さ
せた信号（第２図Ｈ参照）とともに、ＯＲゲート（１５
）に供給する。そして、ＯＲゲート（１５）からの出力
信号（第２図Ｊ参照）がタイミング端子に供給されると
ともに、同期クロック信号を遅延回路（１２）により所
定時間だけ遅延させた信号（第２図に参照）がＤ入力端
子に供給されるＤフリップフロップ（１６）のＱ出力信
号（第２図し参照）をＤフリップフロップ（１７）のＤ
入力端子に供給するとともに、同期クロック信号を遅延
回路（１２）（１８）により所定時間だけ遅延させた信
号（第２図１’Ｖｌ照）をＤフリップフロップ（１７）
のタイミング端子に供給することにより、第２図Ｎに示
すＮＲＺ信号を得ることができる。

即ち、上記Ｄフリップフロップ（１６）には、パルス保
持時間が長い同期クロック信号（倶し、所定時間だけ遅
延させられている）をＤ入力端子に供給しているととも
に、パルス保持時間が類い位相比較結果信号（ＯＲゲー
ト（１５）からの出力信号）をタイミング端子に供給し
ているので、位相比較結果信号信号のパルスの位置が若
干移動していても、マーク信号の場合には、Ｑ出力信号
を確実に立上らせることができる。また、ＯＲゲート（
１５）からの出力信号の俊半部には同期クロック信号を
反転させた信号を乗せているのであるから、この反転信
号の立上りのタイミングで上記Ｑ出力信号レベルを下げ
ることができる。

以上の説明から明らかなように上記の実施例は、従来の
遅延検波回路にコンデンサ（１１ン、ＯＲゲート（１５
）、Ｄフリップフロップ（１６）（１７）、および「上
回路＋１２）（１３）（１８）等を追加しただけの簡単
な構成で、搬送周波数等の変動による影響を受けること
なく、信号の復調を正確に行なうことができるという利
点を有するのである。

また、遅延時間△Ｔを微小値に設定することができるの
で（即ち、上記第２図Ｆに示す信号が“１”レベル、或
は０”レベルである期間が存在づれば、譬えその期間が
短くても確実にそのレベルに対応するＱ出力信号をＤフ
リップ７０ツブ（１６）から出力することができるので
）、位相比較器の基準動作点の変動を△ΩΔＴ（但し、
ΔΩは搬送波谷周波数の変動値である）に減少させるこ
とができる。したがって、安定性を一層向上させること
ができる。即ち、上述したように、従来方式においては
基準点変動が±２３．４４πであっても、例えばΔＴを
１　／　（３２Ｘ　２００　）　ｎ５ｃｃに設定するこ
とにより、Ｍ単点変動を±０．２３４４πにまで減少さ
せることができ、遅延検波方式において充分に許容でき
る値になる。そして、△Ｔを上記のように著しく小さく
した場合には、位相検出部の出力の変化範囲が非常に小
さくなってしまうのであるが、上記の実施例においては
位相を段階状に変化させているので、変化量そのものは
変化せず、変化状態の検出には何ら不都合はない。また
、ΔＴを上記のように定めた場合には、信号系で取扱う
周波数は最大６．４ＭＨ２となるが、最近のディジタル
技術において充分に取扱える周波数範囲内であり、何ら
不都合は発生しない。

さらに、位相変化部の前部および／または後部に基準位
相部を形成しているので、復調時に各タイムスロットの
信号間の干渉を防止することができる。

尚、搬送波の周波数変動に起因して位相比較の基準点、
即ち位相比較器出力の基準レベルが変動し、マークとス
ペースとの判定ができなくなってしまうという従来方式
の問題点については、以下に詳述するように完全に解消
されるのである。

即ち、位相比較器からの出力信号列の平均値は、信号列
の形（具体的には、マーク・マーク・マークと続くか、
マーク・スペース・マークと続くか等の具体的な信号配
列）に影響されることなく、一定値となるのであるから
、コンデンサ等により出力波形から直流成分を除去すれ
ば、上記基準点の変動に関係なく、零を中心として正負
に等振幅に振れる安定した波形（第２図Ｆ参照）を得る
ことができる。したがって、基準レベル変動には何ら影
響されることなく、確実にマーク、スペースの判定を行
なうことができる。

第５図は他の実施例を示す電気回路図であり、上記実施
例と異なる点は、コンデンサ（１１）とＯＲゲート（１
５）との間にコンパレータ（１９）を接続した点のみで
ある。

さらに詳細に説明すれば、上記コンパレータ（１９）の
比較入力端子には、上記コンデンサ（１１）を通して出
力される信号（第５図Ａ参照）が供給されており、基準
入力端子には、所定の基準電圧Ｖｎ　　（第５図Ａ中破
線参照）が供給されている。

そして、上記基準電圧Ｖｎは、＠号しベルよりも低く、
しかもノイズレベルよりも高い所定電圧に設定されてい
る。

したがって、この実施例においては、以下に詳述するよ
うに、ノイズによる影響を全く受けることなく、正確に
元のディジタルパルス信号を青ることができる。

即ち、実際のシステムにｊ３いてはノイズに起因するあ
る程度の位相変動が存在するのであるから、コンデンサ
（１１）を通して出力される１２号（第５図Ａ参照）に
は、本来の信号波ＳＧのみならず、ランダムな雑音波Ｎ
が存在することになる。尚、同図Ａにおいては、△Ｔを
小さくしている関係上、鋭いパルス状の信号として表示
されているが、ΔＴが余り小さくない場合には、かなり
の時間幅を存する信号になる。

しかし、上記第５図Ａに示づ信号はコンパレータ（１９
）の比較入力端子に供給され、他方、コンパレータ（１
９）の基準入力端子には、第５図Ａ中破線で示１ｙ塁準
電圧Ｖｎが供給されているので、本来の信号波ＳＧ（第
５図Ｂ参照）のみがコンパレータ（１９）から出力され
る。即ち、ノイズによる１　ｇを完全に排除した信号を
青ることができるのである。

その後は、上記第１図の実施例と同様に動作して、ＮＲ
Ｚ信号を青ることができる。

上記各実施例においては、時間へＴを小さくすれば、位
相基準点の搬送周波数変動に起因プる偏移△Ω△Ｔが小
さくなる一方、位相比較器からの出力信号の時間的幅が
小さくなるのであるが、出力信号の変化量そのものは変
化しないのであるから、復調精度を高く維持することが
可能である。

即ち、何れの実施例においても、ΔＴを任意に設定する
ことが可能になるのであるから、搬送数に大きな周波数
変動がある場合でも、確実な遅延検波を行なうことがで
き、システム全体として設計の許容度を大きくし、経済
性を向上さぜることができることになる。

く発明の効果〉 以上のようにこの発明は、ディジタルパルス信号の１タ
イムスロット内の前部および／または後部に総和が所定
時間の基準位相部を形成し、残余のタイムスロットに、
伝送＠号のマーク状態、スペース状態に対応させて位相
を互に逆方向に変化させるべく位相変調を施して信号を
送出する場合における基準位相部の総和時間を短縮した
状態においても、動作不安定を伴なうことなく安定した
出力パルス信号を１ηることができるので、搬送周波数
の変動の影響を排除し得るよう上記総和時間を短縮した
信号に基いて正確な復調動作を行なわせることができる
という特有の効果を奏する。

【図面の簡単な説明】

第１図は復調装置の一実施例を示す電気回路図、第２図
は復調動作を説明する図、 第３図は復調されるべき信号波形を示す図、第４図は復
調装置の他の実施例を示す電気回路図、 第５図は復調動作を説明づる図、 第６図は従来の遅延検波装置を示す電気回路図、第７図
は第６図の遅延検波装置の動作を説明する図、 第８図、およびｖ８９図は従来の変調方式を説明する図
。 （２）・・・ＳＲ遅延回路、（３）・・・同期クロック
再生回路、ｔ５Ｈ６）　（１６）（１７）・・・Ｄフリ
ップフロップ、（１２）（１３０１８）・・・遅延回路
、（１５）・・・ＯＲゲート、（１９）・・・コンパレ
ータ 第２図−２ （Ｎ）シ Ｕ）　　。 ＋Ａ）　　　　　　第６図 Ｉ （Ｂ）／ 位相差Δ０

Claims (1)

1. 【特許請求の範囲】 １、位相変調が施された信号を遅延検波す る復調装置において、上記位相変調が施 された信号が、ディジタルパルス信号の １タイムスロット内の前部および／また は後部に総和が所定時間の基準位相部を 形成し、残余のタイムスロットに、伝送 信号のマーク状態、スペース状態に対応 させて位相を互に逆方向に変化させるも のであり、上記復調装置が、上記基準位 相部の総和時間と等しい時間を遅延時間 とする位相検波部と、クロック信号発生 部と、クロック信号発生部から出力され るクロック信号を入力としてタイミング が調整されたクロック信号を出力する第 １、第２、および第３のタイミング調整 部と、上記位相検波部からの検波信号、 および第１のタイミング調整部から出力 される調整クロック信号を入力として信 号の後半部に保持時間が長いパルス部を 発生させる長パルス発生部と、上記長パ ルス発生部からの信号がタイミング端子 に供給されるとともに、第２のタイミン グ調整部からの調整クロック信号がＤ入 力端子に供給される第１のＤフリップフ ロップと、第１のＤフリップフロップか らの出力信号がＤ入力端子に供給される とともに、第３のタイミング調整部から 出力される調整クロック信号がタイミン グ端子に供給される第２のＤフリップフ ロップとを有することを特徴とする復調 装置。 ２、上記位相検波部が、遅延検波後の信号 レベルを所定の閾値と比較することによ りノイズ成分を除去する比較部を有する ものである上記特許請求の範囲第１項記 載の復調装置。