JPS6323449A - 変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は変調装置に関し、さらに詳細にいえば、ディ
ジタル信号に基いて搬送波に位相変調を施すための変調
装置に関する。

〈従来の技術〉 従来からディジタル信号の伝送を行なう方式として、送
信側においてＰＳＫ変調が施された信号を送出し、受信
側において上記信号を復調することにより元のディジタ
ル信号を得る方式が知られている。

このようなＰＳＫ変調方式は、ディジタル信号の１０　
′１１１１　Ｉ＋を搬送波の位相に対応させて伝送する
方式であり、Ｃ／Ｎ劣化を少なくすることができるとい
う優れた特性を有しているので、最近ではディジタル信
号の伝送に広く採用されるようになってきている。

上記ＰＳＫ変調方式についてさらに詳細に説明すると、
例えば、 第８図に示すように、信号がマークの状態において、信
号の１タイムスロツト期間を通じて位相を直線的に１８
０度増加させ、信号がスペースの状態において、信号の
１タイムスロツト期間を通じて位相を直線的に１８０度
減少させるようにした、いわゆるＭＳＫ方式、および 第９図に示すように、信号がマークの状態において、信
号の１タイムスロツト期間を２分して位相を９０度ずつ
２段階に増加させ、信号がスペースの状態において、信
号の１タイムスロツト期間を２分して位相を９０度ずつ
２段階に減少させるようにした、いわゆるＤＳＫ方式 が採用されている。

そして、上記ＭＳＫ方式は、位相変化が連続的であるか
ら占有周波数帯域が狭いという利点を有し、上記ＤＳＫ
方式は、マルチパスフェーディングに強く、広帯域デー
タ伝送に好適であるという利点を有している。

また、上記のようにＰＳＫ変調が施された信号を復調す
る方式として、遅延検波方式と同期検波方式が一般的に
採用されている。

上記遅延検波方式は、受信信号を２分し、一方を遅延回
路により変調の１信号周期、または１／２信号周期だけ
遅延させて位相比較器に供給するとともに、他方をその
まま位相比較器に供給することによりＰＳＫ変調信号を
復調し、元のディジタル信号を得るものである。

さらに詳細に説明すると、第４図に示す遅延検波装置に
おいて、入力電圧を Ｖｉｎ＝　ｃｏｓ（Ωｔ＋θ（ｔ）） （但しΩは搬送波の角周波数であり、ｔは時間であり、
θ（１）は位相変ｉ；ｌ！ＩＩＪＡ数である。）とすれ
ば、上記入力電圧Ｖｉｎを２分して、一方を位相比較器
（１３）の一方の端子に供給し、他方を遅延回路（１４
）により所定時間ＴＲだけ遅延させて位相比較器（１３
）の他方の端子に供給するのであるから、上記一方の端
子に供給される信号ＶＣは ＶＣ＝Ｖｉｎ＝　ｃｏｓ（Ωｔ＋θ（ｔ））であり、上
記他方の端子に供給される信号Ｖｄは、■ｄ＝ｃｏｓ（
Ωｆｔ−ＴＲ＞＋θｆｔ−ＴＲ＞　）となる。

そして、上記位相比較器（１３）として、例えば直線的
な特性を有するものを採用すると、位相差Δθは、 Δθ＝ΩＴＲ十〇（１）−θ（ｔ−ＴＲ）となる。但し
、上記遅延時間ＴＲは、ＭＳＫ方式、ＤＳＫ方式におい
てはＴＲ＝Ｔ／２　（但し王は信号の１タイムスロツト
である）となるように設定することが必要である。

また、Ω７Ｒ＝（２ｎ−１）π、またはΩ＝　ｙｒ／Ｔ
Ｒ＝　（２ｎ−１）２　ｙｒ／Ｔとすれば、位相比較の
基準点を位相器の動作範囲の中央へ持って来ることがで
きる。

以下、ＤＳＫ方式の場合を例にとって説明するが、ＭＳ
Ｋ方式の場合にも同様に適用することができる。

先ず、θ（１）−〇（ｔ−ＴＲ＞＝０ の場合においては、 Δθ＝ΩＴＲ＝（２ｎ−１）π であるから、この点が位相変位のない状態の位相基準点
になり、この点を基準としてθ（ｔ）−θ（ｔ−ＴＲ）
だけ変化した点に対応する出力が得られることになる。

また、信号がマーク・スペースである場合の位相間数θ
（１）は第１０図Ａに示すとおりであり、θｆｔ−Ｔ／
２＞は同図８に示すとおりである。

したがって、θ（１）−θ（ｔ−Ｔ／２）は同図Ｃに示
すように、マークの期間中はπ／２、スペースの期間は
一π／２となり、同図りに示す出力特性に基いて、同図
Ｅに示す出力波形が得られることになる。即ち、マーク
期間中は３ＶＯ／４、スペース期間中は■０／４の出力
が得られる。

この結果、位相比較器（１３）の出力が■０／２を越え
た場合にマーク、■０／２以下であればスペースである
と判定することができる。

上記同期検波回路は、受信信号を２分し、それぞれを位
相比較器に供給するとともに、位相同期ループに組込ま
れた電圧制御発振器からの出力信号（受信信号の搬送周
波数と一致する周波数の信号）をそのまま一方の位相比
較器に供給し、上記出力信号の位相を９０度だけずらせ
た状態で他方の位相比較器に供給し、最終的に上記両位
相比較器からの出力信号に基いて元のディジタル信号を
得るものである（ｒＧＭｓＫ変調方式の伝送特性」室田
和昭、平出賢吉、電子通信学会論文誌８１／１０Ｖｏ１
．Ｊ６４−Ｂ　Ｎｎ１０参照）。

〈発明が解決しようとする問題点〉 上記ＰＳＫ変調を施した信号を上記遅延検波方式にによ
り復調する場合には、受信信号を２分して一方を単に遅
延させるのみでよいから構成を簡素化することができる
という利点を有しているが、高周波帯でのディジタル信
号伝送に適用した場合には、復調の信頼性が低下すると
いう問題がある。

この点について詳細に説明すると、遅延検波方式の動作
基準点はΔθ＝ΩＴ／２である。したがって、温度変動
等により搬送波角周波数がΔΩだけ変動すると、動作基
準点もΔΩＴ／２だけ変動することになる。そして、こ
の変動が大きい場合には、マーク、スペースの判定を、
位相比較器の出力レベルが■０／２を越えたか否かによ
り行なうことができなくなるのである。例えば搬送波周
波数が１．５Ｇ）（ｚであり、発振器の温度変ｔｌＪ度
が１ｏ−５である場合には、周波数変動率が１５ＫＨｚ
になる。そして、この場合におけるデータ伝送速度を３
２Ｋｂｐｓに設定すれば、Ｔ＝　３２　ｎ５ｅｃとなり
、ΔΩＴ／２＝０．４６７π、即ち動作基準点の変動が
ほぼπ／２となる。実際には、温度変動の他に、雑音、
マルチパスによる干渉波等によっても影響を受け、動作
基準点がさらに変動するので、位相比較器の出力レベル
を所定の基準レベルと比較することによりマークである
かスペースであるかを判別することは不可能になってし
まうのである。

上記同期検波方式はコスタス・ループによる搬送周波数
の再生を基礎とするものであり、位相検波方式の如き周
波数変動に起因する不都合は発生せず、高精度での信号
復調を行なわせることができるのである。

しかし、上記同期検波方式においては、以下のような問
題を有している。

即ち、受信信号の搬送周波数と等しい周波数の信号を得
るために、局部発振器としての電圧制御発振器、および
位相同期ループが必要になり、構成が複雑化するととも
に、コストアップの原因になるのである。特に車両に搭
載する無線線においては、小型化、簡素化、およびコス
トダウンが強く要求されるので、上記の問題は致命的な
ものである。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたちのであり、
遅延検波方式により簡単に、かつ精度よく信号の復調を
行なうことができるようにする変調装置を提供すること
を目的としている。

く問題点を解決するための手段〉 上記の目的を達成するための、第１の発明の変調装置は
、同期クロック信号を出力する同期クロック発生回路と
、２値信号を出力する信号源と、搬送波を出力する発振
回路とを具備しているとともに、同期クロック信号、ま
たは反転クロック信号により開閉され、かつ、上記２値
信号がそのまま、および反転された状態でそれぞれ供給
される１対のＡＮＤゲートと、各ＡＮＤゲートからの出
力信号がそれぞれ同相入力端子、および逆相入力端子に
供給される演算増幅器と、上記ＡＮＤゲート開閉信号と
逆相のクロック信号、演算増幅器からの出力信号の一方
、および搬送波を入力とする乗算器と、上記ＡＮＤゲー
ト開閉信号と逆相のクロック信号、演算増幅器からの出
力信号の他方、および搬送波を９０度移相させた信号を
入力とする乗算器と、両乗算器からの出力信号を入力と
する減算器とを具漏している。

また、第２の発明の変調装置は、同期クロック信号を出
力する同期クロック発生回路と、２値信号を出力する信
号源と、搬送波を出力する発振回路とを具備していると
ともに、同期クロック信号を２逓倍する２″ｉ！！倍回
路と、２逓倍回路からの出力信号、または反転信号によ
り開閉され、かつ、上記２値信号がそのまま、および反
転された状態でそれぞれ供給される１対のＡＮＤゲート
と、各ＡＮＤゲートからの出力信号がそれぞれ同相入力
端子、および逆相入力端子に供給される第１の演算増幅
器と、上記ＡＮＤゲート開閉用の信号と逆相の信号によ
り開閉され、かつ、上記同期クロック信号がそのまま、
および反転された状態でそれぞれ供給される１対のＡＮ
Ｄゲートと、各ＡＮＤゲートからの出力信号がそれぞれ
同相入力端子、および逆相入力端子に供給される第２の
演算増幅器と、第１、第２の演算増幅器からの出力信号
の一方、および搬送波を入力とする乗算器と、上記第１
、第２の演算増幅器からの出力信号の他方、および搬送
波を９ｏ度移相させた信号を入力とする乗算器と、両乗
算器からの出力信号を入力とする減算器とを具備してい
る。

く作用〉 以上の第１の変調装置であれば、同期クロック信号の前
半部、または後半部の１／２周期において１対のＡＮＤ
ゲートが開かれ、しかも信号源からの２値信号が一方の
ＡＮＤゲートにはそのまま、他方のＡＮＤゲートには反
転された状態で、それぞれ供給されるので、各ＡＮＤゲ
ートからは、それぞれマークに対応する信号、スペース
に対応する信号が出力され、演算増幅器により、マーク
に対応する信号が所定の位相を有するとともに、スペー
スに対応する信号が逆の位相を有し、かつ基準位相部を
ＡＮＤゲートが開かれていない期間に対応して形成した
信号を出力することができる。

したがって、上記演算増幅器からの出力信号、および上
記ＡＮＤゲート開閉用のクロック信号と逆相の信号を、
それぞれ−搬送波そのもの、または搬送波を９０度移相
させた信号と乗輝した後、減算することにより、基準位
相部と、位相変化部とを有し、かつ位相変化部がマーク
、スペースに対応して互に逆位相に設定された信号を得
ることができる。

以上の第２の変調装置であれば、同期クロック信号を２
逓倍した信号の前半部、または後半部の１／２周期にお
いて１対のＡＮＤゲートが開かれ、しかも信号源からの
２値信号が一方のＡＮＤゲートにはそのまま、他方のＡ
ＮＤゲートには反転された状態で、それぞれ供給される
ので、各ＡＮＤゲートからは、それぞれマークに対応す
る信号、スペースに対応する信号が出力され、演算増幅
器により、マークに対応する信号が所定の位相を有する
とともに、スペースに対応する信号が逆の位相を有し、
かつ基準位相部をＡＮＤゲートが開かれていない期間に
対応して形成した信号を出力することができる。

また、上記１対のＡＮＤゲートが開かれる期間から２遁
倍した信号の１／２周期だけずれた期間において１対の
ＡＮＤゲートが開かれ、しかも同期クロック信号が一方
のＡＮＤゲートにはそのまま、他方のＡＮＤゲートには
反転された状態で、それぞれ供給されるので、各ＡＮＤ
ゲートからは、それぞれ同期クロック信号の１／２周期
に対応する信号が出力され、演算増幅器により、各周期
の前半に対応する信号が所定の位相を有するとともに、
後半に対応する信号が逆の位相を有し、かつ基準位相部
をＡＮＤゲートが開かれていない期間に対応して形成し
た信号を出力することができる。

したがって、上記各演算増幅器からの出力信号を、それ
ぞれ搬送波そのもの、または搬送波を９０度移相させた
信号と乗輝した後、減算することにより、基準位相部と
、段階的に一方向に変化した後、逆に基準位相にまで段
階的に変化する位相変化部とを有し、かつ位相変化部が
マーク、スペースに対応して互に逆位相に設定された信
号を得ることができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第１図は第１の発明の変調装置の一実施例を示す電気回
路図であり、同期クロック光生回路（１）から出力され
る同期クロック信号をインバータ（２）により反転させ
た状態で１対のＡＮＤゲート（３Ｈ４＋に供給し工いる
。そして、信号源（５）から出力されるディジタ・ル信
号をそのまま一方のＡＮＤゲート（３）に供給している
とともに、インバータ（６）により反転させた状態で他
方のＡＮＤゲート（４）に供給しており、上記ＡＮＤゲ
ートｆ３１ｆ４］からの出力信号を演算増幅器（７）の
同相入力端子、および逆相入力端子にそれぞれ供給して
いる。

さらに、上記同期クロック信号、および搬送信号発生器
（８）からの搬送信号を乗算器（９）に供給していると
ともに、上記演算増幅器（刀からの出力信号、および上
記搬送信号を入力とする一９０度移相器（ト））からの
出力信号を乗算器（１１）に供給し、上記両乗算器［９
）（１１）からの出力信号を減算器（１２）に供給　　
□し、減＃器（１２）から被変調波を出力している。

上記の構成の変調目詰の動作を、第２図を参照しながら
以下に説明する。

上記信号源（５）から出力される信号波形は、第２図Ａ
に示すように、マークの期間中はハイレベルで、スペー
スの期間中はローレベルであり、しかも上記信号の１タ
イムスロツトはＴに設定されている。したがって、上記
インバータ（６）により反転された信号は、第２図Ｂに
示すように、マークの期間がローレベル、スペースの期
間がハイレベルになる。

また、上記同期クロック発生回路（１）から出力される
同期クロック信号波形は、第２図Ｃに示すように、上記
１タイムスロツトの前半の期間はハイレベルであり、後
半の期間はローレベルである（尚、この信号は、被変調
信号を０（ｔ）とした場合におけるＣＯＳθ（１）に相
当する）。したがって、上記インバータ（２１により反
転された信号は、第２図りに示すように、１タイムスロ
ツトの前半の期間がローレベル、後半の期間がハイレベ
ルになる。

そして、第２図りに示す信号により８口かれる１対のＡ
ＮＤゲート（３）　［４）には、それぞれ第２図Ａ。

Ｂに示す信号が供給されるので、上記ＡＮＤゲート（３
）からは、マークに対応するタイムスロットの後半にお
いてハイレベルになる信号（第２図Ｅ参照）が出力され
、上記ＡＮＤゲート（４）からは、スペースに対応する
タイムスロットの後半においてハイレベルになる信号（
第２図Ｆ参照）が出力される。

したがって、上記ＡＮ［）ゲート（３０４）からの出力
信号が演算増幅器（刀の同相入力端子、逆相入力端子に
それぞれ供給されることにより、第２図Ｇに示すように
、マークに対応するタイムスロットの後半において正レ
ベルとなり、スペースに対応するタイムスロットの後半
において負レベルとなり、残余の期間において零レベル
となる信号が出力される（尚、この信号は、被変調信号
をθ（１＞とした場合におけるｓｉｎθ（１）に相当す
る）。

その後は、乗算器（９１（１１）により、上記同期クロ
ック信号と搬送波との合成、および上記演算増幅器（力
からの出力信号と一９０度移相された搬送波との合成が
行なわれた後、減算器（１２）により両合成信号の差を
とることにより、第２図Ｇに示すように、マークに対応
するタイムスロットの後半においてπ／２の位相を有す
るとともに、スペースの後半において一π／２の位相を
有し、かつ各タイムスロットの前半において零位相を有
する被変調信号θ（１）を得ることができる。

第３図は上記のようにして得られた被変調信号を復調す
る動作を説明する図であり、第４図に示１遅延検波回路
における位相比較回路（１３）として、第３図りに示す
ように直線的な特性を有するものを使用しているととも
に、遅延回路（１４）として遅延時間をＴ／２に設定し
たものを使用している。

したがって、遅延回路（１４）により時間Ｔ／２だけ遅
延させられた信号θ（ｔ−Ｔ／２）は、第３図Ｂに示す
波形となり、第３図Ａに示す受信信号θ（１）の波形と
の差θ（１）−〇（ｔ−Ｔ／２）は、第３図Ｃに示すよ
うに、マークの期間の前半でθ、優生部で−θとなり、
逆にスペースの期間の前半で−６、後半でθの位相差を
有する波形となる。

そして、第３図Ｃの位相差を第３図りに示す位相比較回
路（１３）に供給することにより、第３図Ｅに示す出力
波形を得ることができる。

その後、例えば、第３図Ｅに示す信号から直流成分を除
去し、各タイムスロットにおける位相差が正から負に変
動するか、負から正に変動するかに基いて元のディジタ
ル信号に対応するＮＲＺ信号（第３図Ｆ参照）を得るこ
とができる。

第５図は第２の発明の変ｗＪ装置の一実施例を示す電気
回路図であり、同期クロック発生回路（２１）から出力
される同期クロック信号を２逓倍回路（２２）により２
逓倍した後、インバータ（２３）により反転させた状態
で１対のＡＮＤゲート（２４Ｎ２５）に供給している。

そして、信号源（２６）から出力されるディジタル信号
をそのまま一方のＡＮＤゲート（２４）に供給している
とともに、インバータ（２７）により反転させた状態で
他方のＡＮＤゲート（２５）に供給しており、上記ＡＮ
Ｄゲート（２４）（２５）からの出力信号を演算増幅器
（２８）の同相入力端子、および逆相入力端子にそれぞ
れ供給している。

また、上記２逓倍回路（２２）からの出力信号を１対の
ＡＮＤゲート（２９）　（３０）に供給し、上記同期ク
ロック信号をそのまま一方のＡＮＤゲート（２９）に供
給しているとともに、インバータ（３１）により反転さ
せた状態で他方のＡＮＤゲート（３０）に供給している
。そして、上記ＡＮＤゲート（２９）（３０）からの出
力信号を演算増幅器（３２）の同相入力端子、逆相入力
端子にそれぞれ供給している。

さらに、上記演算増幅器（３２）からの出力信号、およ
び搬送信号発生器（３３）からの搬送信号を乗算器（３
４）に供給しているとともに、上記演算増幅器（２８）
からの出力信号、および上記搬送信号を入力とする一９
０度移相器（３５）からの出力信号を乗算器（３６）に
供給し、上記雨垂算器（３４）（３６）からの出力信号
を減算器（３７）に供給し、減算器（３７）から被変調
波を出力している。

上記の構成の変調回路の動作を、第６図を参照しながら
以下に説明する。

上記信号源（２６）から出力される信号波形は、第６図
Ａに示すように、マークの期間中はハイレベルで、スペ
ースの期間中はローレベルであり、しかも上記信号の１
タイムスロツトは王に設定されている。したがって、上
記インバータ（２３）により反転された信号は、第６図
Ｂに示すように、マークの期間がローレベル、スペース
の期間がハイレベルになる。

また、上記同期クロック発生回路（２１）から出力され
る同期クロック信号波形は、第６図Ｃに示すように、上
記１タイムスロツトの前半の期間はハイレベルであり、
後半の期間はローレベルである。

したがって、上記インバータ（３１）により反転された
信号は、第６図りに示すように、１タイムスロツトの前
半の期間がローレベル、後半の期間がハイレベルになる
。

さらに、上記２逓倍回路（２２）により２逓倍された信
号は、第６図Ｅに示すように、上記１タイムスロツトの
最初の１／４の期間、および第３番目の１／４の期間が
ハイレベルであり、残余の期間がローレベルである。し
たがって、インバータ（２３）により反転された信号は
、第６図Ｆに示すように、上記１タイムスロツトの最初
の１／４の期間、および第３番目の１／４の期間がロー
レベル、残余の期間がハイレベルになる。

そして、第６図Ｆに示す信号により開かれる１対のＡＮ
Ｄゲート（２４）（２５）には、それぞれ第６図Ｃ１Ｄ
に示す信号が供給されるので、上記ＡＮＤゲート（２４
）からは、マークに対応するタイムスロットの第２番目
の１／４のＷＪ閂、および最後の１／４の期間において
ハイレベルになる信号（第６図Ｃ１Ｄ）が出力され、上
記ＡＮＤゲート（２５）からは、スペースに対応するタ
イムスロットの第２番目の１／４の期間、および最後の
１／４の期間においてハイレベルになる信号（第６図Ｃ
１Ｄ）が出力される。

したがって、上記ＡＮＤゲート（２４）（２５）からの
出力信号が演算増幅器（２８）の同相入力端子、逆相入
力端子にそれぞれ供給されることにより、第６図Ｊに示
すように、マークに対応するタイムスロットの最初の１
／４の期間、および第３番目の１／４の期間において正
レベルとなり、スペースに対応するタイムスロットの第
２番目の１／４の期間、および最後の１／４の期間にお
いて員レベルとなり、残余の期間において零レベルとな
る信号が出力される（尚、この信号は、被変調信号を０
（ｔ）とした場合におけるｓｉｎθ（１）に相当する）
。

また、第６図Ｅに示す信号により開かれる１対のＡＮＤ
ゲートｆ２９）　（３０）には、それぞれ第６図Ｃ１Ｄ
に示す信号が供給されるので、上記ＡＮＤゲート（２９
）からは、１タイムスロツトの最初の１／４の期間にお
いてハイレベルになる信号（第６図に参照）が出力され
、上記ＡＮＤゲート（３０）からは、１タイムスロツト
の第３番目の１／４の期間においてハイレベルになる信
号（第６図し参照）が出力される。

したがって、上記ＡＮＤゲート（２９）（３０）からの
出力信号が演算増幅器（３２）の同相入力端子、逆相入
力端子にそれぞれ供給されることにより、第６図Ｍに示
すように、マークに対応するタイムスロット、およびス
ペースに対応するタイムスロットの最初の１／４の期間
において正レベルになるとともに、第３番目の１／の期
間において負レベルになり、残余の期間において零レベ
ルとなる信号が出力される（尚、この信号は、被変調信
号をθ（１）とした場合におけるＣＯＳθ（１）に相当
する）。

その後は、乗算器（３４）（３６）により、上記演算増
幅器（３２）からの出力信号と搬送波との合成、および
上記演算増幅器（２８）からの出力信号と一９０度移相
された搬送波との合成が行なわれた後、減算器（３７）
により両合成信号の差をとることにより、第６図Ｎに示
すように、マークに対応するタイムスロットの最初の１
／４の期間において零位相、第２番目、および第４番目
の１／４の期間においてπ／２の位相、第３番目の１／
４の期間においてπの位相を有するとともに、スペース
に対応するタイムスロットの最初の１／４の期間におい
て零位相、第２番目、および第４番目の１／４の期間に
おいて一π／２の位相、第３番目の１／４の期間におい
て−πの位相を有する被変調信号θ（１）を青ることが
できる。

第７図は上記のようにして得られた被変調信号を復調す
る動作を説明する図であり、第４図に示す遅延検波回路
における位相比較回路（１３）として、第７図りに示す
ように直線的な特性を有するものを使用しているととも
に、遅延回路（１４）として遅延時間をＴ／４に設定し
たものを使用している。

したがって、遅延回路（１４）により時間Ｔ／４だけ遅
延させられた信号θ（ｔ−Ｔ／４）は、第７図Ｂに示す
波形となり、第７図Ａに示す受信信号θ（１）の波形と
の差θ（１）−θ（ｔ−Ｔ／４）は、第７図Ｃに示すよ
うに、マークの期間の前半でπ／２、後半部で一π／２
となり、逆にスペースの期間の前半で−π／２、後半で
π／２の位相差を有する波形となる。

そして、第７図Ｃの位相差を第７図りに示す位相比較回
路（１３）に供給することにより、第７図Ｅに示す出力
波形を得ることができる。

その後、例えば、第７図Ｅに示す信号から直流成分を除
去し、各タイムスロットにおける位相差が正から負に変
動するか、負から正に変動するかに基いて元のディジタ
ル信号に対応するＮＲＺ信号（第７図Ｆ参照）を得るこ
とができる。

尚、搬送波の周波数変動に起因して位相比較の基準点、
即ち、位相比較回路出力の基準レベルが変動し、マーク
とスペースとの判定ができなくなってしまうという従来
方式の問題点については、以下に詳述するように完全に
解消されるのである。

即ち、位相比較回路からの出力信号列の平均値は、信号
列の形（具体的には、マーク・マーク・マークと続くか
、マーク・スペース・マークと続くか等の具体的な信号
配列）に影響されることなく、一定値になるのであるか
ら、コンデンサ等により出力信号から直流成分を除去す
れば、上記基準点の変動に関係なく、零を中心として正
負に等振幅に振れる安定した波形を得ることができる。

したがって、基準レベル変動には何ら影響されることな
く、確実にマーク、スペースの判定を行なうことができ
る。

尚、この発明は上記の実施例に限定されるものではなく
、例えば上記零位相部を形成する代わりに、所定の位相
を有する基準位相部を形成することが可能である他、こ
の発明の要旨を変更しない範囲内において種々の設計変
更を施すことが可能である。

〈発明の効果〉 以上のように第１の発明は、ディジタルパルス信号の１
タイムスロツト内の前半に基準位相部を有し、後半に、
マーク、スペースに対応して位相が逆に設定された位相
変化部を有する被変調信号を形成することができ、受信
側において遅延検波を行なうことにより簡単に復調させ
ることができるという特有の効果を奏する。

また、第２の発明は、ディジタルパルス信号の１タイム
スロツト内の最初の１／４の期間に基準位相部を有する
とともに、残余の期間に段階的に一方向に変化した後、
逆に基準位相にまで段階的に変化する位相変化部とを有
し、かつ位相変化部がマーク、スペースに対応して互に
逆位相に設定された被変調信号を形成することができ、
受信側において遅延検波を行なうことにより簡単に復調
させることができるという特有の効果を奏する。

【図面の簡単な説明】

第１図は第１の発明の変ｍ装置の一実施例を示す電気回
路図、 第２図は第１図の変調装置の動作を説明する図、第３図
は復調動作を説明する図、 第４図は遅延検波装置を示す電気回路図、第５図は第２
の発明の変調装置の一実施例を示す電気回路図、 第６図は第５図の変調装置の動作を説明する図、第７図
は復調動作を説明する図、 第８図、および第９図は従来の変調方式を説明する図、 第１０図は従来の変調信号を遅延検波する動作を説明す
る図。 ｆｌＨ２１）・・・同期クロンク信号発生回路、（２］
Ｔ６１　（２３）（２７）　（３１）・・・インバータ
、（３Ｈ４１（２４）（２５）（２９）（３０）・・・
ＡＮＤゲート、ｆ５＋（２６）・・・信号源、（力（２
８）（３２）・・・＠算増幅器、（８１（３３）・・・
搬送信号発生器、＋９）　（１１）　（３４）　（３６
）・・・乗算器、（１２）　（３７）・・・減算器、η
１（３５）・・・−９０度移相器、（２２）・・・２逓
倍回路 特許出願人　　住友電気工業株式会社 第３図 ＋Ｄｌ　　　　　　　　　　　　　　　　　　　　（Ｅ
）第６図 第７図 ＋０１　　　　　　　　　　　　　　　　　　（Ｅ）第
８図　　　　第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 １、同期クロック信号を出力する同期クロ ック発生回路と、２値信号を出力する信 号源と、搬送波を出力する発振回路とを 具備しているとともに、同期クロック信 号、または反転クロック信号により開閉 され、かつ、上記２値信号がそのまま、 および反転された状態でそれぞれ供給さ れる１対のＡＮＤゲートと、各ＡＮＤゲ ートからの出力信号がそれぞれ同相入力 端子、および逆相入力端子に供給される 演算増幅器と、上記ＡＮＤゲート開閉信 号と逆相のクロック信号、演算増幅器か らの出力信号の一方、および搬送波を入 力とする乗算器と、上記ＡＮＤゲート開 閉信号と逆相のクロック信号、演算増幅 器からの出力信号の他方、および搬送波 を９０度移相させた信号を入力とする乗 算器と、両乗算器からの出力信号を入力 とする減算器とを具備していることを特 徴とする変調装置。 ２、同期クロック信号を出力する同期クロ ック発生回路と、２値信号を出力する信 号源と、搬送波を出力する発振回路とを 具備しているとともに、同期クロック信 号を２逓倍する２逓倍回路と、２逓倍回 路からの出力信号、または反転信号によ り開閉され、かつ、上記２値信号がその まま、および反転された状態でそれぞれ 供給される１対のＡＮＤゲートと、各Ａ ＮＤゲートからの出力信号がそれぞれ同 相入力端子、および逆相入力端子に供給 される第１の演算増幅器と、上記ＡＮＤ ゲート開閉用の信号と逆相の信号により 開閉され、かつ、上記同期クロック信号 がそのまま、および反転された状態でそ れぞれ供給される１対のＡＮＤゲートと、 各ＡＮＤゲートからの出力信号がそれぞ れ同相入力端子、および逆相入力端子に 供給される第２の演算増幅器と、第１、 第２の演算増幅器からの出力信号の一方、 および搬送波を入力とする乗算器と、上 記第１、第２の演算増幅器からの出力信 号の他方、および搬送波を９０度移相さ せた信号を入力とする乗算器と、両乗算 器からの出力信号を入力とする減算器と を具備していることを特徴とする変調装 置。