JPS6340942A - 装置試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はコンピュータシステム内に置かれり装置の動作
試験に関し、特にソフトウェアによって行われる上記試
験の実行制御方式に関する。

（従来の技術） 従来、この種の装置試験方式においては、試験プログラ
ムが複数の試験から構成される装置に対して各試験が順
次実行されるため、大規模なコンピュータシステムでは
複数台の装置を同時に試験して、省力化と試験時間の短
縮とを図っていた。

（発明が解決しようとする問題点） 上述した従来の試験方式では、複数台の被試験装置のな
かで、例えば１台に致命的な障害があると、その装置に
対する各試験によりそれぞれエラーが検出され、同一の
原因によるエラーメツセージが試験するごとに出力され
る。

しかし、障害の発生していない装置では各試験を続けた
いため試験プログラムの実行を中断することができず、
結果的に致命的障害を有する装置のエラーメツセージが
多量に出力されるという欠点がある。

本発明の目的は、試験プログラムにおいて致命的な装置
障害を検出したときに、その旨を障害装置に対応して記
憶しておき、試験プログラムの実行開始前に上記内容を
参照し、障害装置の試験を飛越すようにして上記欠点を
除去し、エラーメツセージが大量に出力されないように
構成した装置試験方式を提供することにある。

（問題点を解決するための手段） 本発明による装置試験方式は、複数の障害検出記憶手段
と、通知手段と、試験バイパス手段とを具備して構成し
たものである。

複数の偉害検出記憶手段は、複数の試験より成るコンピ
ュータシステムの装置に対する試験プログラムの実行に
おいて、各試験対象装置に対応して致命的な装置障害を
検出した旨を記憶するためのものである。

通知手段は、試験プログラムにおいて検出された致命的
な装置障害の情報を複数の障害検出記憶手段に通知する
ためのものである。

試験バイパス手段は、致命的な装置障害が既に検出され
ている試験対象装置に対する試験を禁止して、制御を飛
越すためのものである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明による装置試験方式を実現する一実施
例を示すブロック図である。

第１図において、１０１は複数のフラグを格納するフラ
グ領域】０１１を備えた記憶装置、１０２はフラグを設
定するための通知装置、１０３はフラグがセットされて
いるときに該当する装置の試験を飛越すためのバイパス
装置である。

第２図は、本発明によるコンピュータ・システムにおけ
る装置試験方式の一実施例によシ実行される装置試験プ
ログラムの試験手原を示す流れ図であシ、第１図の実施
例の動作に対応する。

第２図を参照すると、ステップＩにおいて、まず致命的
障害検出フラグをクリアする。この種のフラグは、試験
の対象となる装置の台数分だけ確保しておき、例えばメ
モリ上に準備し、それぞれの装置に対応して致命的障害
を検出したか否かを記憶できるようにしておけばよい。

第３図は、この動作の一例を示す説明図である。

第８図の実例では、ｎ台（ｎ：正の整数）の装置のため
の致命的障害検出フラグを記憶するため、ｎ個のフラグ
を備えてシステムが構成されておシ、それぞれのフラグ
が各装置に対応する。第２図のステップ１においては、
これらの全７ラグをクリアし、未だいずれの装置にも致
命的障害が検出されていないものとしておく。

ステップ２からステップ４には幾つもの試験が行われ、
該当する各試験ではコンピュータシステムにおけるｎ台
の装置を試験の対象としている。

ステップ２からステップ４では、それぞれ異なる目的を
もった試験から構成されておシ、エラーが検出されれば
エラーメツセージが出力される。特に、これらの試験に
おいて、ある装置を試験中に致命的な障害を検出すると
、その装置に対応した致命的障害検出フラグが設定され
る。これらの試験においては、各試験の開始時に致命的
障害検出フラグを参照し、フラグが設定されている装置
に対しては、該当する試験をバイパスするように制御し
ている。

第４図は、各試験において共通の上記制御手原を示した
流れ図である。第４図を参照すると、ステップ１０にお
いては試験の対照となったすべての装置が現在、実行し
ようとしている試験が既に実施されているか否かをチエ
ツクする。装置の台数は、この試験プログラムの起動時
にオペレータ、または他の制御プログラムから与えられ
た情報から得ればよい。ステップ１０において、すべて
の装置に対して試験が既に実施されていることが見出さ
れれば、上記試験は完了する。試験がまだ実施されてい
なければステップ】１に進み、ステップ１１において現
在試験すべき装置に既に致命的障害が検出されているか
否かをチエツクする。このチエツクは、第３図における
該尚装置の致命的障害検出フラグをチエツクして行われ
る。該轟７ラグが既に致命的障害が検出されていること
を示しているならば、致命的障害のある装置に対して試
験を行わず、ステップ１０に戻って次の装置の試験を試
みる。

ステップ１１において、致命的障害が検出さ九ていない
と判定されればステップ１２に進み、上記装置に対して
試験を実施する。試験の結果、エラーが検出されたか否
かの判定をステップ１３において行い、エラーが検出さ
れていなければステップ１０に戻って次の装Ｌりの試験
に入る。エラーが検出烙れていればステップ１４に進み
、その旨のエラーメツセージを表示装置に出力してステ
ップ１５に進む。ステップ１５では、検出されたエラー
が装置の致命的障害によるものであるか否かをチエツク
する。致命的でなければステップ１０に決るが、致命的
なエラーであ九ば第２図に示す該当装置の致命的障害検
出フラグを設定してからステップ１０に戻る。

以上のように、ひとたび、ちる装置に致命的障害発生フ
ラグが設定されると、以降の各種試験でも第４図（で示
すよう々試ｇ々方式を採用することによって、致命的障
害の発生している装置に対しては試験を行わないので、
余分なエラーメツセージの出力を抑止することが可能で
ある。

（発明の効果） 以上説明したように本発明は、装置試験の手順に各装置
ごとの致命的障害検出記憶内容を参照して設定手段を設
けることＫよう、複数の装置を同時に試験したとき、一
部の装置で致命的障害が発生していても、各試験の際に
出力されるエラーメツセージの数を最小限に抑えて複数
の装置を試験できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による装置試験方式を実現する一実施
例を示すブロック図である。 第２図は、本発明による装置試験方式を適用した装置試
験プログラムの実行手順を示す流れ図である。 第８図は、装置の致命的障害を検出したことを記憶する
致命的障害検出フラグを示す説明図である。 第４図は、第２図に示す各試験での制御手順を示す流れ
図である。 ３０１・・・試験装置 】０】】・・・フラグ領域 １０２・・・通知装置 １０３−−−バイパス装置 １〜４．１０〜１６・・・処理ステップ特許出頭人　日
本電気株式会社 代理人　弁理士　井ノ　ロ　　　壽 牙１　図

Claims (1)

【特許請求の範囲】
1. 複数の試験より成るコンピュータシステムの装置に対す
   る試験プログラムの実行において、各試験対象装置に対
   応して致命的な装置障害を検出した旨を記憶するための
   複数の障害検出記憶手段と、前記試験プログラムにおい
   て検出された前記致命的な装置障害の情報を前記複数の
   障害検出記憶手段に通知するための通知手段と、前記致
   命的な装置障害が既に検出されている試験対象装置に対
   する試験を禁止して制御を飛越すための試験バイパス手
   段とを具備して構成したことを特徴とする装置試験方式
   。