JPS6340356A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPS6340356A JPS6340356A JP18442486A JP18442486A JPS6340356A JP S6340356 A JPS6340356 A JP S6340356A JP 18442486 A JP18442486 A JP 18442486A JP 18442486 A JP18442486 A JP 18442486A JP S6340356 A JPS6340356 A JP S6340356A
- Authority
- JP
- Japan
- Prior art keywords
- input
- polysilicon layer
- resistance
- protection circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は入力保護回路に関し、特に半導体集積回路の
入力ピンに印加されるサージによってチップ内部が破壊
されるのを防ぐ入力保護回路に関するものである。
入力ピンに印加されるサージによってチップ内部が破壊
されるのを防ぐ入力保護回路に関するものである。
［従来の技術］
第２図は、従来の半導体集積回路の入力保護回路を示す
図である。
図である。
初めにこの入力保護回路の構成について説明する。図に
おいて、アルミニウム層からなる入力パッド１の下部に
絶縁膜（図示せず）を介してポリシリコン層２が設けら
れている。入力パッド１の凸部１ａはコンタクト７によ
り突入抵抗となるポリシリコン層３の一方端部に接続さ
れている。ｎチャンネル形フィールドトランジスタ６の
ソースは接地に接続され、そのドレインはアルミニウム
層配線５を介してポリシリコン層３の他方端部にコンタ
クト７により接続されている。時定数用抵抗となるポリ
シリコン層４の一方端部はアルミニラム層配線５にコン
タクト７により接続されており、ポリシリコン層４の他
方端部は半導体集積回路の内部入力ゲートに接続されて
いる。
おいて、アルミニウム層からなる入力パッド１の下部に
絶縁膜（図示せず）を介してポリシリコン層２が設けら
れている。入力パッド１の凸部１ａはコンタクト７によ
り突入抵抗となるポリシリコン層３の一方端部に接続さ
れている。ｎチャンネル形フィールドトランジスタ６の
ソースは接地に接続され、そのドレインはアルミニウム
層配線５を介してポリシリコン層３の他方端部にコンタ
クト７により接続されている。時定数用抵抗となるポリ
シリコン層４の一方端部はアルミニラム層配線５にコン
タクト７により接続されており、ポリシリコン層４の他
方端部は半導体集積回路の内部入力ゲートに接続されて
いる。
次にこの入力保護回路の動作について説明する。
パッケージのビンからボンディングワイヤを介して入力
パッド１に印加されたサージは、突入抵抗となるポリシ
リコン層３によって電圧降下を起こしながらアルミニウ
ム層配線５に伝わる。このとき、印加されたサージが正
であればｎチャンネル形フィールドトランジスタ６がバ
ンチスルーを起こし、また、印加されたサージが負であ
ればｎチャンネル形フィールドトランジスタ６のドレイ
ン−チャンネル間ダイオードで順方向電流が流れ出し、
サージを電源用配線に引き抜いて高圧が半導体集積回路
の内部入力ゲートに伝わらないようにしている。このた
めには、アルミニウム層配線５の高圧レベルが内部入力
ゲートに伝わってゲート破壊を起こすより早く、ｎチャ
ンネル形フィールドトランジスタ６がパンチスルーを起
こすか、またはドレイン−チャンネル間ダイオードがオ
ンしなければならない。そこで、時定数用抵抗となるポ
リシリコン層４の抵抗値Ｒと内部入力ゲートの容ｆＨｃ
とから決まるＣＲ時定数でアルミニウム層配線５の高圧
レベルが内部入力ゲートに伝わりにくくなっている。
パッド１に印加されたサージは、突入抵抗となるポリシ
リコン層３によって電圧降下を起こしながらアルミニウ
ム層配線５に伝わる。このとき、印加されたサージが正
であればｎチャンネル形フィールドトランジスタ６がバ
ンチスルーを起こし、また、印加されたサージが負であ
ればｎチャンネル形フィールドトランジスタ６のドレイ
ン−チャンネル間ダイオードで順方向電流が流れ出し、
サージを電源用配線に引き抜いて高圧が半導体集積回路
の内部入力ゲートに伝わらないようにしている。このた
めには、アルミニウム層配線５の高圧レベルが内部入力
ゲートに伝わってゲート破壊を起こすより早く、ｎチャ
ンネル形フィールドトランジスタ６がパンチスルーを起
こすか、またはドレイン−チャンネル間ダイオードがオ
ンしなければならない。そこで、時定数用抵抗となるポ
リシリコン層４の抵抗値Ｒと内部入力ゲートの容ｆＨｃ
とから決まるＣＲ時定数でアルミニウム層配線５の高圧
レベルが内部入力ゲートに伝わりにくくなっている。
一方、突入抵抗となるポリシリコン層３には印加された
サージの高圧が直接入力されるので、ポリシリコン層３
に高熱が発生してこのポリシリコン層３は溶断しやすい
。そこで、電流密度を低くするために、ポリシリコン層
３の幅を広くする必要がある。
サージの高圧が直接入力されるので、ポリシリコン層３
に高熱が発生してこのポリシリコン層３は溶断しやすい
。そこで、電流密度を低くするために、ポリシリコン層
３の幅を広くする必要がある。
［発明が解決しようとする問題点］
従来の半導体°集積回路の入力保護回路は以上のように
構成されているので、突入抵抗となるポリシリコン層３
の熱溶断を防止するために、このポリシリコン層３の抵
抗値を維持しながらその幅を広くしようとすると、入力
保護回路全体の面積が大きくなってしまうという問題点
があった。
構成されているので、突入抵抗となるポリシリコン層３
の熱溶断を防止するために、このポリシリコン層３の抵
抗値を維持しながらその幅を広くしようとすると、入力
保護回路全体の面積が大きくなってしまうという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、サージ印加時に突入抵抗となるポリシリコン
層の熱溶断を防ぐことができるとともに、全体の面積を
小さくできる入力保護回路を得ることを目的とする。
たもので、サージ印加時に突入抵抗となるポリシリコン
層の熱溶断を防ぐことができるとともに、全体の面積を
小さくできる入力保護回路を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る入力保護回路は、入力パッドの下部に絶
縁膜を介して設けられた第１のポリシリコン層を突入抵
抗として用いたものである。
縁膜を介して設けられた第１のポリシリコン層を突入抵
抗として用いたものである。
［作用］
この発明においては、入力パッドの下部に絶縁膜を介し
て設けられた第１のポリシリコン層を突入抵抗として用
いるので、突入抵抗としての抵抗値を保ちながらその幅
を広げることができ、突入抵抗の熱溶断を防ぐことがで
きる。また、従来の突入抵抗を入力パッド外に設ける場
合に比べて、入力保護回路全体の面積を小さくすること
ができる。
て設けられた第１のポリシリコン層を突入抵抗として用
いるので、突入抵抗としての抵抗値を保ちながらその幅
を広げることができ、突入抵抗の熱溶断を防ぐことがで
きる。また、従来の突入抵抗を入力パッド外に設ける場
合に比べて、入力保護回路全体の面積を小さくすること
ができる。
［実施例］
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分について適宜その説明を省略する。
重複する部分について適宜その説明を省略する。
第１図は、この発明の実施例である半導体集積回路の入
力保護回路を示す図である。
力保護回路を示す図である。
この実施例の構成が、第２図の入力保護回路の構成と異
なる点は以下の点である。すなわち、ポリシリコン層３
が取り除かれ、アルミニウム層からなる入力パッド１０
の下部に絶縁膜（図示せず）を介して突入抵抗となるポ
リシリコン層２３が設けられている。そして、このポリ
シリコン層２３の一方端部がコンタクト７により入力パ
ッド１゜と接続されており、このポリシリコン層２３の
他方端部がコンタクト７によりアルミニウム層配線５に
接続されている。
なる点は以下の点である。すなわち、ポリシリコン層３
が取り除かれ、アルミニウム層からなる入力パッド１０
の下部に絶縁膜（図示せず）を介して突入抵抗となるポ
リシリコン層２３が設けられている。そして、このポリ
シリコン層２３の一方端部がコンタクト７により入力パ
ッド１゜と接続されており、このポリシリコン層２３の
他方端部がコンタクト７によりアルミニウム層配線５に
接続されている。
次にこの入力保護回路の動作、作用について説明する。
この入力保護回路の入力保護としての動作は従来の入力
保護回路の動作と同じであるが、入力パッド１０の下部
に絶縁膜を介してポリシリコン層２３を設け、これを突
入抵抗としているので、突入抵抗としての抵抗値を保ち
ながらその幅を広くすることができ、このため突入抵抗
であるポリシリコン層２３の熱溶断を防ぐことができる
。
保護回路の動作と同じであるが、入力パッド１０の下部
に絶縁膜を介してポリシリコン層２３を設け、これを突
入抵抗としているので、突入抵抗としての抵抗値を保ち
ながらその幅を広くすることができ、このため突入抵抗
であるポリシリコン層２３の熱溶断を防ぐことができる
。
また、従来の入力保護回路では、第２図に示すように、
突入抵抗となるポリシリコン層３を入力パッド１外に設
けているため、入力保護回路全体の面積が大きくなって
いたが、このように、突入抵抗となるポリシリコン層２
３を入力パッドＩＯの下部に絶縁膜を介して設けること
によって、突入抵抗の入力パッド１０外に占める面積が
小さくなるため、入力保護回路全体の面積を小さくする
ことができる。
突入抵抗となるポリシリコン層３を入力パッド１外に設
けているため、入力保護回路全体の面積が大きくなって
いたが、このように、突入抵抗となるポリシリコン層２
３を入力パッドＩＯの下部に絶縁膜を介して設けること
によって、突入抵抗の入力パッド１０外に占める面積が
小さくなるため、入力保護回路全体の面積を小さくする
ことができる。
［発明の効果］
以上のようにこの発明によれば、入力パッドの下部に絶
縁膜を介して第１のポリシリコン層を設け、これを突入
抵抗として用いるので、サージ印加時に突入抵抗の熱溶
断を防ぐことができるとともに、全体の面積を小さくで
きる入力保護回路を得ることができる。
縁膜を介して第１のポリシリコン層を設け、これを突入
抵抗として用いるので、サージ印加時に突入抵抗の熱溶
断を防ぐことができるとともに、全体の面積を小さくで
きる入力保護回路を得ることができる。
第１図は、この発明の実施例である半導体集積回路の入
力保護回路を示す図である。 第２図は、従来の半導体集積回路の入力保護回路を示す
図である。 図において、１，１０は入力パッド、３，４゜２３はポ
リシリコン層、５はアルミニウム層配線、６はｎチャン
ネル形フィールドトランジスタ、７はコンタクトである
。 なお、各図中同一符号は同一または相当部分を示す。 代°理人大岩増雄 第２図
力保護回路を示す図である。 第２図は、従来の半導体集積回路の入力保護回路を示す
図である。 図において、１，１０は入力パッド、３，４゜２３はポ
リシリコン層、５はアルミニウム層配線、６はｎチャン
ネル形フィールドトランジスタ、７はコンタクトである
。 なお、各図中同一符号は同一または相当部分を示す。 代°理人大岩増雄 第２図
Claims (2)
- （１）半導体集積回路の入力保護回路に関するものであ
つて、 入力パッドと、 そのソースが接地に接続されるフィールドトランジスタ
と、 前記入力パッドの下部に絶縁膜を介して設けられ、その
一方端部がコンタクトにより該入力パッドに接続され、
その他方端部が前記フィールドトランジスタのドレイン
に接続され、抵抗となる第１のポリシリコン層と、 その一方端部が前記フィールドトランジスタのドレイン
に接続され、その他方端部が前記半導体集積回路の内部
入力ゲートに接続され、抵抗となる第２のポリシリコン
層とを備えた入力保護回路。 - （２）前記入力パッドはアルミニウム層からなる特許請
求の範囲第１項記載の入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442486A JPS6340356A (ja) | 1986-08-05 | 1986-08-05 | 入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442486A JPS6340356A (ja) | 1986-08-05 | 1986-08-05 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340356A true JPS6340356A (ja) | 1988-02-20 |
Family
ID=16152912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442486A Pending JPS6340356A (ja) | 1986-08-05 | 1986-08-05 | 入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340356A (ja) |
-
1986
- 1986-08-05 JP JP18442486A patent/JPS6340356A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810874B2 (ja) | 半導体デバイス | |
| JP2000058762A (ja) | 回路装置、その製造方法 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| JPH0855984A (ja) | 集積回路用の保護構造 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPS6340356A (ja) | 入力保護回路 | |
| JP4034992B2 (ja) | 半導体装置 | |
| JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JPS63102366A (ja) | 半導体装置 | |
| JP3134357B2 (ja) | 半導体装置 | |
| JPH0494167A (ja) | 半導体装置 | |
| JPS61232658A (ja) | 集積回路装置 | |
| JPH0217669A (ja) | 半導体装置 | |
| JPS6336554A (ja) | 半導体装置 | |
| JPS6218062A (ja) | 半導体装置 | |
| JPS6355871B2 (ja) | ||
| JPS63244681A (ja) | 半導体装置の入力保護部 | |
| JP2900452B2 (ja) | 半導体集積回路 | |
| JPH07176625A (ja) | 半導体装置 | |
| JPS61144050A (ja) | 半導体集積回路装置の入力保護回路 | |
| JPS63260149A (ja) | 半導体装置 | |
| JPH0248144B2 (ja) | Handotaishusekikairo | |
| JPS62293933A (ja) | 入力保護回路 | |
| JPH03147361A (ja) | 半導体装置 | |
| JPH0716006B2 (ja) | 半導体装置 |