JPS6337781A

JPS6337781A - 固体撮像装置

Info

Publication number: JPS6337781A
Application number: JP61179902A
Authority: JP
Inventors: Tetsuro Izawa; 哲朗伊沢; Toshio Miyazawa; 敏夫宮沢; Shigeki Nishizawa; 重喜西澤; Kayao Takemoto; 一八男竹本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-01
Filing date: 1986-08-01
Publication date: 1988-02-18
Anticipated expiration: 2011-02-14
Also published as: JPH0815323B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、固体撮像装置に関するもので、例えば、光
電変換素子により形成される画素信号をＭＯＳＦＥＴ　
（絶縁ゲート形電界効果トランジスタ）を介して取り出
す方式の固体撮像装置に利用して有効な技術に関するも
のである。

〔従来の技術〕

従来より、ツメ・トダイオードとスイッチＭＯ３ＦＥＴ
との組み合わせからなる固体撮像装置が公知である。こ
のような固体撮像装置に関しては、例えば特開昭５６−
１５２３８２号公報がある。

上記固体撮像装置を利用した監視用又は家庭用等のテレ
ビジョンカメラでは、光学レンズに自動絞り機構が設け
られている。

〔発明が解決しようとする問題点〕

上記自動絞り機構部のレンズは、比較的複雑な機械部品
を必要とし、テレビジョンカメラにおけるレンズ部の大
型化及び高コスト化の原因となっている。また、上記自
動絞り機構は、比較的複雑な機械部品からなるため、機
械的機構部分の摩耗による信頼性の点で問題がある。

この発明の目的は、光電変換素子に対する実質的なＮａ
時間を可変にする機能を実現した固体撮像装置を堤供す
ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、二次元状に配列された複数個の画素セルの信
号を時系列的に出力させる第１の走査回路に加えて、上
記第１の走査回路による垂直走査方向の選択アドレスと
独立したアドレスにより垂直走査方向の選択動作を行う
第２の走査回路を設けるものである。

〔作　用〕

上記した手段によれば、上記第２の走査回路によって第
１の走査回路による垂直走査に対して先行する垂直走査
を行わせることができるから、上記２つの垂直走査の時
間差に応じて光電変換素子の蓄積時間を制御することが
可能となる。

〔実施例〕

第１図には、この発明をＴ　Ｓ　Ｌ　（Ｔｒａｎｓｖｅ
ｒｓａｌＳｉｇｎａｌ　Ｌｉｎｅ　）方式のＭＯ３型固
体撮像装置に適用した場合の一実施例の要部回路図が示
されている。同図の各回路素子は、公知の半導体集積回
路の製造技術によって、特に制限されないが、単結晶シ
リンコンのような１個の半導体基板上において形成され
る。同図の主要なブロックは、実際の幾何学的な配置に
合わせて描かれている。

画素アレイＰＤは、４行、２列分が代表として例示的に
示されている。但し、図面が複雑化されてしまうのを防
ぐために、上記４行分のうち、２行分の画素セルに対し
てのみ回路記号が付加されている。１つの画素セルは、
フォトダイオードＤ１と垂直走査ｖＡＶＬ１にそのゲー
トが結合されたスイッチＭＯ３ＦＥＴＱＩと、水平走査
線ＨＬＩにそのゲートが結合されたスイッチＭＯ５ＦＥ
ＴＱ２の直列回路から構成される。上記フォトダイオー
ドＤ１及びスイッチＭＯ３ＦＥＴＱ１．Ｑ２からなる画
素セルと同じ行（水平方向）に配置される他の同様な画
素セル（Ｄ２．Ｑ３．Ｑ４）等の出力ノードは、同図に
おいて横方向に延長される水平信号線Ｈ３Ｉに結合され
る。他の行についても上記同様な画素セルが同様に結合
される。

例示的に示されている水平走査線ＨＬＩは、同図におい
°ζ縦方向に延長され、同じ列に配置される画素セルの
スイッチＭＯ３ＦＥＴＱ２．Ｑ６等のゲートに共通に結
合される。他の列に配置される画素セルも上記同様に対
応する水平走査線ＨＬ２等に結合される。

この実施例では、固体撮像装置に対して実質的な自動絞
り機能を付加するため、言い換えるならば、フォトダイ
オードに対する実質的な蓄積時間を可変にするため、上
記画素アレイを構成する水平信号線Ｈ３Ｉないし）１３
４等の両端に、それぞれスイッチＭＯ３ＦＥＴＱ８、Ｑ
９及びＱ２６、Ｑ２８が設けられる。右端側に配置され
る上記スイッチＭＯ３ＦＥＴＱ８、Ｑ９は、上記水平信
号線Ｈ３１，Ｈ３２をそれぞれ縦方向に延長される出力
線ＶＳに結合させる。この出力線ＶＳは、端子Ｓに結合
され、この端子Ｓを介して外部に設けられるプリアンプ
の入力に読み出し信号が伝えられる。また、左端側に配
置される上記スイッチＭＯ３ＦＥＴＱ２６、Ｑ２８は、
上記水平信号線Ｈ３１、Ｈ３２をそれぞれ縦方向に延長
されるダミー（リセット）出力ｖＡＤＶＳに結合させる
。この出力線ＤＶＳは、特に制限されないが、端子ＲＶ
に結合され、必要なら上記ダミー出力線ＤＶＳの信号を
外部に送出できるようにしている。

この実施例では、特に制限されないが、上記各行の水平
信号線Ｈ３ＩないしＨ３４には、端子ＲＰから水平帰線
期間において供給されるリセット信号によってオン状態
にされるスイッチＭＯ３ＦＥＴＱ２７、Ｑ２９等が設け
られる。これらのＭＯ３ＦＥＴＱ２７、Ｑ２９等のオン
状態によって、上記ダミー出力線ＲＶから一定のバイア
ス電圧が各水平信号ＩＨ３ＩないしＨ３４に与えられる
。

上記のようなリセット用ＭＯ３ＦＥＴＱ２７、Ｑ２９等
が設けられる理由は、次の通りである。上記水平信号線
Ｈ３ＩないしＨ３４に結合されるスイッチＭＯＳ　Ｆ　
ＥＴのドレイン等の半導体領域も感光性を持つことがあ
り、このような寄生フォトダイオードにより形成される
偽信号（スメア、プルーミング）が、非選択時にフロー
ティング状態にされる水平信号線に蓄積される。そこで
この実施例では、上述のように水平帰線期間を利用して
、全ての水平信号、％１ＩＨ３ＩないしＨ３４を所定の
バイアス電圧ＶＢにリセットするものである。これによ
り、選択される水平信号線に関しては、常に上記偽信号
をリセットした状態から画素信号を取り出すものである
ため、出力される画像信号に含まれる偽信号を大幅に低
減できる。なお、上記偽信号（スメア、ブルーミング）
に関しては、例えば、特開昭５７−１７２７６号公報に
詳細に述べられている。

上記水平走査線ＨＬＩないしＨＬ２等には、水平シフト
レジスタＨ３Ｒにより形成された水平走査信号が供給さ
れる。

上記画素アレイＰＤにおける垂直選択動作（水平走査動
作）を行う走査回路は、次の各回路により構成される。

この実施例では、上記画素アレイＰＤの水平信号線Ｈ３
ＩないしＨ３４等の両端に、一対のスイッチＭＯ３ＦＥ
ＴＱＢ、Ｑ９等及びスイッチＭＯ３ＦＥＴＱ２６、Ｑ２
８等が設けられることに対応して一対の走査回路が設け
られる。

この実施例では、産業用途にも適用可能とするため、イ
ンタレースモードの他に選択的な２行同時走査、ノンイ
ンクレースモードでの走査を可能にしている０画素アレ
イＰＤの右側には、次のような走査回路が設けられる。

垂直シフトレジスタＶＳＲは、読み出し用に用いられる
出力信号Ｓｖ１、ＳＶ２等を形成する。これらの出力信
号ＳＶ１、ＳＶ２等は、インタレースゲート回路ＩＴＧ
及び駆動回路ＶＤを介して上記垂直走査線ＶＬＩないし
ＶＬ４及びスイ−／　＋　Ｍ　ＯＳ　Ｆ　ＥＴ　Ｑ　Ｂ
　、　Ｑ９等のゲートに供給される。

上記インタレースゲート回路ＩＴＧは、インタレースモ
ードでの垂直選択動作（水平走査動作）を行うため、第
１　（奇数）フィールドでは、垂直走査線ＶＬＩないし
ＶＬ４には、隣接する垂直走査線ＶＬＩ、ＶＬ２とＶＬ
３の組み合わせで同時選択される。すなわち、奇数フィ
ールド信号ＦＡによって制御されるスイッチＭＯ３ＦＥ
ＴＱＩ　８により、垂直シフトレジスタＶＳＲの出力信
号Ｓ■１は、水平信号線ＨＳＩを選択する垂直走査線Ｖ
ＬＩに出力される。同様に、信号ＦＡによって制御され
るスイッチＭＯＳＦＥＴＱ、２０とＱ２２によって、垂
直シフトレジスタＶＳＲの出力信号ＳＶ２は、水平信号
線Ｈ３２とＨ３３を同時選択するよう垂直走査線ＶＬ２
とＶＬ３に出力される。

以下同様な順序の組み合わせからなる一対の水平信号線
の選択信号が形成される。

また、第２（偶数）フィールドでは、垂直走査線ＶＬＩ
ないしＶＬ４には、隣接する垂直走査線ＶＬＩとＶＬ２
及びＶＬ３とＶＬ４の組み合わせで同時選択される。す
なわち、偶数フィールド信号ＦＢによって制御されるス
イッチＭＯ３ＦＥＴＱ１９とＱ２１により、垂直シフト
レジスタ■ＳＲの出力信号ＳＶＩは、水平信号線Ｈ３Ｉ
とＨ３２を選択する垂直走査線ＶＬＩとＶＬ２に出力さ
れる。同様に、信号ＦＢによって制御されるスイッチＭ
Ｏ３ＦＥＴＱ２３とＱ２５によって、垂直シフトレジス
タＶＳＲの出力信号ＳＶ２は、水平信号線Ｈ３３とＨ３
４を同時選択するよ・）垂直走査線ＶＬ３とＶＬ４に出
力される。以下同様な順序の組み合わせからなる一対の
水平信号線の選択信号が形成される。

上記のようなインクレースゲート回路ＩＴＧと、次の駆
動回路ＤＶとによって、以下に説明するような複数ｌＩ
頚の水平走査動作が実現される。

上記１つの垂直走査線ＶＬＩに対応されたインクレース
ゲート回路ＩＴＧからの出力体−号は、スイフチＭＯ３
ＦＥＴＱＩ　４とＱ１５のゲートに供給される。これら
のスイッチＭＯ３ＦＥＴＱＩ　４とＱ１５の共通化され
たドレイン電極は、端子■３に結合される。上記スイッ
チＭＯ３ＦＥＴＱＩ４は、端子ｖ３から供給される信号
を上記垂直走査線ＶＬＩに供給する。また、スイッチＭ
Ｏ３ＦＥＴＱ１５は、上記端子■３から供給される信号
を水平信号線Ｈ３Ｉを出力線ＶＳに結合ささるスイッチ
ＭＯ３ＦＥＴＱ８のゲートに供給される。

また、出力信号のハイレベルがスイッチＭＯ３ＦＥＴＱ
１４、Ｑ１５によるしきい値電圧分だけ低下してしまう
のを防止するため、特に制限されないが、ＭＯ３ＦＥＴ
ＱＩ　４のゲートと、ＭＯ３ＦＥＴＱ１５の出力側（ソ
ース側）との間にキャパシタＣ１が設けられる。これに
よって、インタレースゲート回路ＩＴＧからの出力信号
がハイレベルにされるとき、端子■３の電位をロウレベ
ルにしておいてキャパシタＣ１にプリチャージを行う。

この後、端子ｖ３の電位をハイレベルにすると、キャパ
シタＣ１によるプートストラップ作用によって上記ＭＯ
３ＦＥＴＱＩ　４及びＱ１５のゲート電圧を昇圧させる
ことができる。

上記垂直走査線■Ｌ１に隣接する垂直走査線ＶＬ２に対
応されたインタレースゲート回路ＩＴＧからの出力信号
は、スイッチＭＯ３ＦＥＴＱＩ　６とＱ１７のゲートに
供給される。これらのスイッチＭＯＳＦＥＴＱ１６とＱ
１７の共通化されたドレイン電極は、端子Ｖ４に結合さ
れる。上記スイッチＭＯ３ＦＥＴＱ１６は、端子ｖ４か
ら供給される信号を上記垂直走査線ＶＬ２に供給する。

また、スイッチＭＯ３ＦＥＴＱＩ　７は、上記端子Ｖ４
から供給される信号を水平信号線Ｈ５２を出力線■Ｓに
結合ささるスイッチＭＯ３ＦＥＴＱ９のゲートに供給さ
れる。また、出力信号のハイレベルがスイッチＭＯ３Ｆ
ＥＴＱ１６、Ｑ１７によるしきい値電圧分だけ低下して
しまうのを防止するため、特に制限されないが、ＭＯ３
ＦＥＴＱＩ　６のゲートと、ＭＯ３ＦＥＴＱＩ　７の出
力側（ソース側）との間にキャパシタＣ２が設けられる
。これによって、上記同様なタイミングで端子■４の電
位を変化させることによりキャパシタＣ２によるプート
ストラップ作用によって上記ＭＯ３ＦＥＴＱ１６及びＱ
１６のゲート電圧を昇圧させることができる。

Ｌ記端子■３は、奇数番目の垂直走査線（水平信号線）
に対応した駆動用のスイッチＭＯ３ＦＥＴに対して共通
に設けられ、端子■４は偶数番目の垂直走査線（水平信
号′４１Ａ）に対して共通に設けられる。

以上のことから理解されるように、端子■３とｖ４に択
一的にタイミング信号を供給すること及び上記インタレ
ースゲート回路ＩＴＧによる２行同時選択動作との組み
合わせによって、インタレースモードによる読み出し動
作が可能になる０例えば、奇数フィールドＦＡのとき、
端子ｖ４をロウレベルにしておいて、端子■３に上記垂
直シフトレジスタＶＳＲの動作と同期したタイミング信
号を供給することによって、垂直走査′１ＩＩＡ（水平
信号ｙＡ）をＶＬＩ　（Ｈ３Ｉ）　、ＶＬ３　（Ｈ３３
）の順に選択することができる。また、偶数フィールド
ＦＢのとき、端子ｖ３をロウレベルにしておいて、端子
ｖ４に上記垂直シフトレジスタＶＳＲの動作と同期した
タイミング信号を供給することによって、垂直走査線（
水平信号線）をＶＬ２（Ｈ３２）　、ＶＬ４　（ＨＳ４
）（７）順に選択すルコとができる。

一方、上記端子■３と■４を同時に上記同様にハイレベ
ルにすれば、上記インタレースゲート回路ＩＴＧからの
出力信号に応じて、２行同時走査を行うことができる。

この場合、上記のように２つのフィールド信号ＦＡとＦ
Ｂによる２つの画面毎に出力される２つの行の組み合わ
せが１行分上下にシフトされるることにより、空間的重
心の上下シフト、言い換えるならば、等価的なインタレ
ースモードが実現される。

さらに、例えばＦＢ信号のみをハイレベルにして、１つ
の垂直走査タイミングで、水平シフトレジスフＨ３Ｒを
２回動作させて、それに同期して端子ｖ３とｖ４をハイ
レベルにさせることによって、ＶＬｌ、ＶＬ２．ＶＬ３
．ＶＬ４の順のようにノンインタレースモードでの選択
動作を実現できる。この場合、より高画質とするために
、水平シフトレジスタＨ３Ｒ及び垂直シフトレジスタＶ
ＳＲに供給されるクロックが２倍の周波数にされること
が望ましい。すなわち、端子Ｈ１とＨ２及び端子■１と
Ｖ２から水平シフトレジスタＨ３Ｒ及び垂直シフトレジ
スタＶＳＲに供給されるクロック信号の周波数を２倍の
高い周波数にすることによって、１秒間に６０枚の画像
をノンインクレース方式により読み出すことができる。

なお、端子ＨＩＮ及びＶＩＮは、１記シフトレジスタＨ
ＳＲ，ＶＳＲによってそれぞれシフトされる入力信号を
供給する端子であり、入力信号が供給された時点からシ
フトレジスタのシフトが開始される。

このため、上記インタレースゲート回路ＩＴＧ及び入力
端子Ｖ３．Ｖ４に供給される入力信号の組み合わせによ
って、上記２行同時読み出し、インタレース走査、ノン
インクレース走査等を行う場合には、出力信号の垂直方
向の上下関係が逆転せぬよう、上記シフトレジスタＶＳ
Ｒの入力信号の供給の際にタイミング的な配慮が必要で
ある。

また、上記各垂直走査線ＶＬＩ及びそれに対応したスイ
ッチＭＯ３ＦＥＴＱ８のゲートと回路の接地電位点との
間には、リセット用ＭＯ３ＦＥＴＱＩＯとＱｌｌが設け
られる。これらのリセット用ＭＯ３ＦＥＴＱＩＯとＱｌ
ｌは、他の垂直走査線及びスイッチＭＯ３ＦＥＴに対応
して設けられるリセット用ＭＯＳ　Ｆ　ＥＴと共通に端
子■２から供給されるクロック信号を受けて、上記選択
状態の垂直走査線及びスイッチＭＯＳ　Ｆ　ＥＴのゲー
ト電位を高速にロウレベルに引き抜くものである。

この実施例では、前述のように感度可変機能を付加する
ために、感度制御用の垂直シフトレジスタＶＳＲＥ、イ
ンクレースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥが設
けられる。これらの感度制御用の各回路は、特に制限さ
れないが、上記画素アレイＰＤに対して、左側に配置さ
れる。これらの垂直シフトレジスタＶＳＲＥ、インタレ
ースゲート回路ＩＴＧ及び駆動回路ＤＶＥは、上記読み
出し用の垂直シフトレジスタＶＳＲ，インタレースゲー
ト回路ＩＴＧ及び駆動回路ＤＶと同様な回路により構成
される。端子ＶＩＨないしＶ４Ｂ及びＶＩＮＥ並びにＦ
ＡＥ、ＡＢＥからそれぞれ上記同様なタイミング信号が
供給される。この場合、上記読み出し用の垂直シフトレ
ジスタＶＳＲと上記感度可変用の垂直シフトレジスタＶ
ＳＲＥとを同期したタイミングでのシフト動作を行わせ
るため、特に制限されないが、端子ＶＩＥと■１及びＶ
２Ｅと■２には、同じクロック信号が供給される。した
がって、上記端子ＶＩＥとｖｔ及びｖ２Ｅとｖ２とは、
内部回路により共通化するものであってもよい、上記の
ように独自の端子ＶＩＥ及びＶ２Ｅを設けた理由は、こ
の固体撮像装置を手動絞りや従来の機械的絞り機能を持
つテレビジョンカメラに適用可能にするためのものであ
る。このように感度可変動作を行わない場合、上記端子
■ＩＥ及びＶ２Ｅを回路の接地電位のようなロウレベル
にすること等によって、上記垂直シフトレジスタＶＳＲ
Ｅの無駄な消費電力の発生をおさえるよう配慮されてい
る。

次に、この実施例の固体撮像装置における感度制御動作
を説明する。

説明を簡単にするために、上記ノンインタレースモード
による垂直走査動作を例にして、以下説明する０例えば
、感度制御用の垂直シフトレジスタＶＳＲＥ、インクレ
ースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥによって、
読み出し用の垂直シフトレジスタＶＳＲ，インクレース
ゲート回路ＩＴＧ及び駆動回路ＤＶによる第１行目（垂
直走査線ＶＬ　Ｌ水平信号線Ｈ３１）の読み出しに並行
して、第４行目（垂直走査線ＶＬ４、水平信号線Ｈ３４
）の選択動作を行わせる。これによって、水平シフトレ
ジスタＨ３Ｒにより形成される水平走査線ＨＬ１．ＨＬ
２等の選択動作に同期して、出力信号ｖＡｖｓには第１
行目におけるフォトダイオードＤ１、Ｄ２等に蓄積され
た光信号が時系列的に読み出される。この読み出し動作
は、端子Ｓから負荷抵抗を介した上記光信号に対応した
電流の供給によって行われ、読み出し動作と同時にプリ
チャージ（リセット）動作が行われる。同様な動作が、
第４行目におけるフォトダイオードにおいても行われる
。この場合、上記のような感度可変用の走査回路（ＶＳ
ＲＥ、ＩＴＧＥ、ＤＶＥ）によって、第４行目の読み出
し動作は、ダミー出力線ＤＶＳに対して行われる。感度
制御動作のみを行う場合、端子ＲＶには端子Ｓと同じバ
イアス電圧が与えられている。これによって、第４行目
の各画素セルに既に蓄積された光信号の掃き出し、言い
換えるならば、リセット動作が行われる。

したがって、上記垂直走査動作によって、読み出し用の
垂直シフトレジスタＶＳＲ、インクレースゲート回路ｒ
ＴＧ及び駆動回路ＤＶによる第４行目（垂直走査）、１
ＶＬ４、水平信号線Ｈ５４）の読み出し動作は、上記第
１行ないし第３行の読み出し動作の後に行われるから、
第４行目に配置される画素セルのフォトダイオードの蓄
積時間は、３行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタＶＳＲ
Ｅ、インクレースゲート回路ＴＴＧＥ及び駆動回路ＤＶ
Ｅによって、読み出し用の垂直シフトレジスタＶＳＲ，
インクレースゲート回路ＩＴＧ及び駆動回路ＤＶによる
第１行目（垂直走査線ＶＬｌ、水平信号ｖＡＨ３１）の
読み出しに並行して、第２行目（垂直走査線ＶＬ２、水
平信号線Ｈ３２）の選択動作を行わせる。これによって
、水平シフトレジスタＨ３Ｒにより形成される水平走査
線ＨＬ１．ＨＬ２等の選択動作に同期して、出力信号線
ｖＳには第１行目におけるフォトダイオードＤ１、Ｄ２
等に蓄積された光信号が時系列的に読み出される。この
読み出し動作は、端子Ｓから負荷抵抗を介した上記光信
号に対応した電流の供給によって行われ、読み出し動作
と同時にプリチャージ（リセット）動作が行われる。同
様な動作が、第２行目におけるフォトダイオードＤ３、
Ｄ４等においても行われる。これによって、上記第１行
目の読み出し動作と並行して第２行目の各画素セルに既
に蓄積された光信号の掃き出し動作が行われる。したが
って、上記垂直走査動作によって、読み出し用の垂直シ
フトレジスタＶＳＲ、インクレースゲート回路ＩＴＧ及
び駆動回路ＤＶによる第２行目（垂直走査線ＶＬ２、水
平信号線Ｈ３２）の読み出し動作は、上記第１行の読み
出し動作の後に行われるから、第２行目に配置される画
素セルのフォトダイオードの蓄積時間は、１行分の画素
セルの読み出し時間となる。これによって、上記の場合
に比べて、フォトダイオードの実質的な蓄積時間を１／
３に減少させること、言い換えるならば、感度を１／３
に低くできる。

上述のように、感度制御用の走査回路によって行われる
先行する垂直走査動作によってその行の画素セルがリセ
ットされるから、そのリセット動作から上記読み出し用
の走査回路による実際な読み出しが行われるまでの時間
が、フォトダイオードに対する蓄積時間とされる。した
がって、５２５行からなる画素アレイにあっては、上記
両垂直走査回路による異なるアドレス指定と共通の水平
走査回路による画素セルの選択動作によって、１行分の
読み出し時間を単位（最小）として最大５２５までの多
段階にわたる蓄積時間、言い換えるならば、５２５段階
にわたる感度の設定を行うことができる。ただし、受光
面照度の変化が、上記１画面を構成する走査時間に対し
て無視でき、実質的に一定の光がフォトダイオードに入
射しているものとする。なお、最大感度（５２５）は、
上記感度制御用の走査回路は非動作状態のときに得られ
る。

第２図には、上記固体撮像装置を用いた、自動絞り機能
を持つ撮像装置の一実施例のブロック図が示されている
。

固体撮像装置Ｍ　Ｉ　Ｄは、上記第１図に示したような
感度可変機能を持つものである。この固体撮像装置ＭＩ
Ｄから出力される読み出し信号は、プリアンプによって
増幅される。この増幅信号Ｖｏｕｔは、一方において図
示しない信号処理回路に供給され、例えばテレビジョン
用の画像信号とされる。上記増幅信号Ｖｏｕｔは、他方
において自動絞り制御用に利用される。すなわち、上記
増幅信号Ｖｏｕｔは、ロウパスフィルタＬＰＦに供給さ
れ、その平均的な信号レベルに変換される。この信号は
、特に制限されないが、検波回路ＤＥＴに供給され、こ
こで直流信号化される。感度制御回路は、上記検波回路
ＤＥＴの出力信号を受けて、所望の絞り量とを比較して
、最適絞り量に対応した制御信号を形成する。すなわち
、感度制御回路は、固体撮像装置ＭＩＤに前述のような
走査タイミングを制御するクロック信号を供給する駆動
回路からの信号ＶＩＮ、及びＶｌ等を受けて、固体撮像
装置ＭＩＤの読み出しタイミングを参照して、それに実
質的に先行する信号ＶＩＮＥを形成する。すなわち、上
記タイミング信号ＶＩＮを基準にして、必要な絞り！（
感度）に対応した先行するタイミング信号ＶＩＮＥを形
成するものであるため、実際には上記タイミング信号Ｖ
　Ｉ　Ｎに遅れて信号■ＩＮＥが形成される。しかしな
がら、繰り返し走査が行われるため、上記信号ＶＩＮＢ
からみると、次の画面の走査では信号ＶＩＮが遅れるも
のとされる。すなわち、タイミング信号ＶＩＮに対して
１行分遅れてタイミング信号ＶＩＮＢを発生すると、次
の走査画面では、タイミング信号ＶＩＮＢは、タイミン
グ信号ＶＩＮに対して５２４行分光行するタイミング信
号とみなされる。上記タイミング信号ＶＩＮ及びＶＩＮ
Ｅによって、各垂直シフトレジスタＶＳＲ及びＶＳＲＥ
のシフト動作が開始されるから、前述のような感度可変
動作が行われる。

感度制御回路は、例えば電圧比較回路によって所望の絞
り量に相当する基準電圧と、上記検波回路ＤＥＴからの
出力電圧とを比較して、その大小に応じて、１段階づつ
絞り蓋を変化させる。または、応答性を高くするために
、上記５２５段階の絞り量を２（ａ比信号に対応させて
おいて、その最上位ビットから上記電圧比較回路の出力
信号に応じて決定する９例えば、約１／２の絞り量（感
度２５６）を基準にして、検波回路ＤＥＴの信号が基準
電圧より大きいときには１／４（感度１２８）に、小さ
いときには３／４（感度３８４）とし、以下、それぞれ
の半分づつの絞り量を決定する。これによって、感度５
２５段階の中から１つの最適絞り量を１０回の設定動作
によって得ることができる。上記絞り量の設定動作、言
い換えるならば、感度制御用の垂直シフトレジスタＶＳ
ＲＥの初期設定動作（ＶＩＮＢ）を垂直帰線期間におい
て行うものとすると、１０枚分の画面からの読み出し信
号動作に応じて最適絞り量の設定を行うことができる。

この実施例の撮像装置では、感度可変機能が固体撮像装
置ＭＩＤに内蔵されていること、及びその読み出し出力
信号のレベルを判定して、電気的に上記感度を制御する
ものであるため、上記感度制御回路も半導体集積回路等
により構成できるから、装置の小型軽憤化及び高耐久性
を図ることができる。

第３図には、上記感度制御回路に設けられる感度制御用
の信号発生回路の一実施例のブロック図が示されている
。

上記のように５２５段階の感度ｆ４？ｌ］Ｉを行うため
には、信号ＶＡＮに対してｌないし５２４行分にわたっ
て位相が異なるように設定できる信号ＶＩＮＥを形成す
ることが必要とされる。そして、上記のようにインクレ
ースモードにおける奇数フィールドと偶数フィールドに
対応して、それぞれ上記１ないし５２４行分にわたって
位相が異なるように設定できる信号ＶＩＮＥを形成する
ことが必要とされる。このため、ｌＯビットのバイナリ
−カウンタ回路が２つ必要になってしまう。

この実施例では、上記感度設定用のカウンタ回路を簡素
化するために、次の各回路が設けられる。

感度制御データＤＡＴＡは、演算回路ＡＬＪに供給され
る。この演算回路ＡＵは、上記指定された感度Ｘから２
６３を減算する。この減算結果が負（Ｘ−２６３＜Ｑ）
なら制ｉｉｌ信号Ｃをロウレベルにするとともに上記感
度Ｘをそのまま出力する。

また、このときには、感度制御用の奇数フィールド信号
ＦＡＥをハイレベルにする。一方、減算結果が正（Ｘ−
２６３≧０）なら、上記制御信号Ｃをハイレベルにする
ともとに、その減算結果（Ｘ−２６３）を出力する。ま
た、このときには感度制御用の偶数フィールド信号ＦＢ
Ｅをハイレベルにする。ダウンカウンタ回路ＤＷＣＴは
、上記出力信号Ｘ又はＸ−２６３が初期値として入力さ
れる。このダウンカウンタ回路ＤＷＣＴは、９ビツトの
カウンタ回路からなり、上記初期値に応じた計数動作を
行う。

上記制御信号Ｃはアンド（ＡＮＤ）ゲート回路Ｇｌに供
給される。このアンドゲート回路Ｇ１の他方の入力には
、読み出し用の奇数フィールド信号ＦＡが供給される。

そして、このゲート回路Ｇ１の出力信号は、スイッチＳ
Ｗの切り換えを指示する。すなわち、スイッチＳＷは、
奇数フィールドＦＡのとき、上記減算結果が正なら同図
に示すように接点す側に接続させる。これに応じて、信
号ＶＩＮを受ける遅延回路ＤＬによって形成される１行
分遅れた信号ＶＩＮ”が上記ダウンカウンタ回路ＤＷＣ
Ｔに入力される。また、スイッチＳＷは、上記制御信号
Ｃがロウレベルか、又は偶数フィールドなら接点ａ側に
切り換える。これに応じて、信号ＶＩＮが上記ダウンカ
ウンタ回路ＤＷＣＴに供給される。ダウンカウンタ回路
ＤＷＣＴは、上記スイッチＳＷを通した信号ＶＩＮ’又
はＶＩＮを受けて、垂直シフトレジスタＶＳＲに供給さ
れるクロック信号■１の計数動作を開始する。

このダウンカウンタ回路ＤＷＣＴの出力が零にされたタ
イミングで、上記感度制御用の信号ＶＩＮＥが発生され
る。これによって、１０ビツトからなるダウンカウンタ
回路ＤＷＣＴにより、奇数及び偶数フィールドに対応し
た感度制御用のタイミング信号ＶＩＮＥを形成すること
ができる。

次に、第４図に示したタイミング図を参照して、上記第
３図に示したブロック図の感度設定動作を説明する。

例えば、感度Ｘを２６４に設定するとき、演算回路ＡＵ
は、２６４−２６３の減算結果（１）をダウンカンウタ
回路ＤＷＣＴにプリセットする。また、偶数フィールド
ＦＢＥをハイレベルにして偶数フィールドに対応した感
度設定用の垂直シフトレジスタＶＳＲＥに対する入力信
号ＶＩＮＥの設定であることを指示する。すなわち、読
み出し用の奇数フィールド用の入力信号ＶＩＮを用いて
偶数フィールドの感度設定を行うことを指示する。

上記読み出し用の奇数フィールドＦＡの信号によっでス
イッチＳＷは接点す側に接続される。それ故、入力信号
ＶＩＮを遅延回路ＤＬによって１行分遅れた信号ＶＩＮ
’が供給されたとき、ダウンカウンタ回路ＤＷＣＴは、
その計数動作を開始する。したがって、出力信号ＶＩＮ
Ｅは上記計数値１のダウン計数後、言い換えるならば、
入力信号ＶＩＮに対して２行分遅れた発生される。この
信号ＶＩＮＢは、上記のように偶数フィールドＦＢＥに
対応したものであるので、それを基準にすると、読み出
し用の偶数フィールドＦＢの入力信号ＶＩＮに対して２
６３−２＝２６１　　（行）先行して感度制御用垂直シ
フトレジスタＶＳＲＥがシフト動作を行うものとなる。

これによって、最初の１フレームにおける偶数フィール
ドの読み出し動作に対して２６１　　（５２５−２６４
）行分の走査時間に対応した蓄積時間（感度）の設定が
行われる。

また、次のフレームにおける奇数フィールドに対応して
演算回路ＡＵは、２６４−２６３の減算結果（１）をダ
ウンカンウタ回路ＤＷＣＴにプリセットする。偶数フィ
ールドでは信号ＦＡのロウレベルによってスイッチＳＷ
は接点ａ側に切り換えられる。それ故、ダウンカウンタ
回路ＤＷＣＴは、入力信号ＶＩＮがそのまま供給された
とき、その計数動作を開始する。したがって、出力信号
ＶＩＮＥは入力信号ＶＩＮを基準にして上記計数値１の
ダウン計数後、言い換えるならば、偶数フィールドに対
応した入力信号ＶＩＮに対して１行分遅れて発生される
。この信号ＶＩＮＥを基準にすると、次のフレームにお
ける奇数フィールドＦＡの入力信号ＶＩＮに対して２６
２−１−２６１（行）先行して感度制御用垂直シフトレ
ジスタＶＳＲＥがシフト動作を行うものとなる。すなわ
ち、上記同様に奇数フィールドの読み出し動作に対して
２６１　　（５２５−２６４）行分の走査時間に対応し
た蓄積時間（感度）の設定が行われる。

これに対して、例えば感度Ｘを２６０に設定するとき、
演算回路ＡＵは２６０−２６３の減算結果（−３）が負
であることに応じて、上記感度２６０をそのままダウン
カンウタ回路ＤＷＣＴにプリセットする。また、奇数フ
ィールドＦＡＥをハイレベルにして奇数フィールドに対
応した感度設定用の垂直シフトレジスタＶＳＲＥに対す
る入力信号ＶＩＮＥの設定であることを指示する。すな
わち、読み出し用の奇数フィールド用の入力信号ＶＩＮ
を用いて次のフレームにおける奇数フィールドの感度設
定を行うことを指示する。さらに、上記制御信号Ｃがロ
ウレベルにされる。これによって、スイッチＳＷは接点
ａ側に接続される。それ故、入力信号ＶＩＮが供給され
たとき、ダウンカウンタ回路ＤＷＣＴは、その計数動作
を開始する。したがって、出力信号ＶＩＮＥは上記計数
値２６０のダウン計数後、言い換えるならば、入力信号
ＶＩＮに対して２６０行分遅れた発生される。

この信号ＶＩＮＥを基準にして、次のフレームでの奇数
フィールドＦＡの入力信号ＶＩＮに対して５２５−２６
０＝２６５　（行）先行して感度制御用垂直シフトレジ
スタＶＳＲＥがシフト動作を行うものとなる。すなわち
、次のフレームにおける奇数フィールドの読み出し動作
に対して２６５行分の走査時間に対応した蓄積時間（感
度）の設定が行われる。

また、偶数フィールドに対応して演算回ｉ？３ＡＵは、
上記同様に感度２６０をそのままダウンカウン回路ＤＷ
ＣＴにプリセットする。また、偶数フィールドＦＢＥを
ハイレベルにして偶数フィールドに対応した感度設定用
の垂直シフトレジスタＶＳＲＥに対する入力信号ＶＩＮ
Ｅの設定であることを指示する。すなわち、読み出し用
の偶数フィールド用の入力信号ＶＩＮを用いて次のフレ
ームにおける偶数フィールドの感度設定を行うことを指
示する。以下の動作は、上記奇数フィールドでの感度設
定と同様であるので、その説明を省略する。

このように、上記設定感度Ｘと、実際の固体撮像装置Ｍ
ＩＤの感度Ｙとは補数（Ｙ−５２５−Ｘ）の関係にある
。

上記の実施例から得られる作用効果は、下記の通りであ
る。

（１）二次元状に配列された複数個の画素セルの信号を
時系列的に出力させる第１の走査回路に加えて、上記第
１の走査回路による垂直走査方向の選択アドレスと独立
したアドレスにより垂直走査方向の選択動作を行う第２
の走査回路を設け、上記第２の走査回路によって第１の
走査回路による垂直走査に対して先行する垂直走査を行
わせることによって、上記２つの垂直走査の時間差に応
じて光電変換素子の蓄積時間を制御することが可能とな
るという効果が得られる。

（２）上記（１１により、レンズに機械的な絞り機構を
用いることなく、電子回路による自動絞り機構を設ける
ことができる。これによって、テレビジョンカメラの小
型軽量化を図ることができるという効果が得られる。

（３）上記（２）により、自動絞り機能を電子回路化で
きるから高信輔性を実現することができるという効果が
得られる。

（４）固体撮像装置の垂直方向の行数分に相当する多段
階にわたる感度側’＋ＴＪ　（絞り制？ｉｊ）が可能に
なるため、高品質の画像信号を得ることができるという
効果が得られる。

（５）感度動作を画面の１枚毎に高速に変化させること
ができるから、応答性の高い自動絞り制御が可能になる
という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、第１図の実施例
回路において、インタレースゲート回路や駆動回路は、
その走査方式に応じて種々の実施形態を採ることができ
る。また、水平期間期間を利用して、感度設定用の中間
走査動作を行うようにするものであってもよい。

この発明は、上記ＭＯ３型固体撮像装置の他、例えばＣ
ＣＤ　（電荷移送素子）を用いたものにも適用できる。

すなわち、読み出しが行われる行に対して先行する行に
おけるフォトダイオードの電荷を掃き出させるリセット
回路を付加し、このリセット回路を感度設定用の走査回
路により動作状態にすればよい、このように、この発明
は固体撮像装置に広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、二次元状に配列された複数個の画素セルの
信号を時系列的に出力させる第１の走査回路に加えて、
上記第１の走査回路による垂直走査方向の選択アドレス
と独立したアドレスにより垂直走査方向の選択動作を行
う第２の走査回路を設け、上記第２の走査回路によって
第１の走査回路による垂直走査に対して先行する垂直走
査を行わせることによって、上記２つの垂直走査の時間
差に応じて光電変換素子の蓄積時間を制御することが可
能となる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す固体撮像装置の要
因回路図、第２図は、上記第１図の固体撮像装置を利用した自動絞
り機能を持つ撮像装置の一実施例を示すブロック図、第３図は、その感度制御回路に用いられる感度設定用の
信号発生回路の一実施例を示すブロック図、第４図は、その動作の一例を説明するためのタイミング
図である。

Claims

【特許請求の範囲】１、二次元状に配列された複数個の画素セルの信号を時
系列的に出力させる第１の走査回路と、上記第１の走査
回路による垂直走査方向の選択アドレスと独立したアド
レスにより垂直走査方向の選択動作を行う第２の走査回
路とを含むことを特徴とする固体撮像装置。２、上記二次元状に配置される画素セルは、光電変換素
子と垂直走査線にその制御端子が結合されるスイッチ素
子及び水平走査線にその制御端子が結合されるスイッチ
素子からなり、同じ行に配置された画素セルの出力ノー
ドが共通に結合される水平信号線と、上記垂直走査線に
その制御端子が結合され、上記水平信号線を一対の出力
信号線に結合させる一対のスイッチ素子からなり、上記
第１の走査回路を構成する垂直シフトレジスタと上記第
２の走査回路を構成する垂直シフトレジスタは、上記垂
直走査線の両端に上記一対のスイッチ素子に対応してそ
れぞれ配置されるものであることを特徴とする特許請求
の範囲第１項記載の固体撮像装置。