JPS63248286A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPS63248286A
JPS63248286A JP62080908A JP8090887A JPS63248286A JP S63248286 A JPS63248286 A JP S63248286A JP 62080908 A JP62080908 A JP 62080908A JP 8090887 A JP8090887 A JP 8090887A JP S63248286 A JPS63248286 A JP S63248286A
Authority
JP
Japan
Prior art keywords
horizontal
scanning
signal
circuit
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62080908A
Other languages
English (en)
Inventor
Kozo Yasuda
好三 安田
Tetsuro Izawa
哲朗 伊沢
Toshio Miyazawa
敏夫 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62080908A priority Critical patent/JPS63248286A/ja
Priority to US07/079,526 priority patent/US4870493A/en
Priority to KR1019870008471A priority patent/KR910006611B1/ko
Publication of JPS63248286A publication Critical patent/JPS63248286A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、撮像装置に関するもので、例えば、光電変
換素子により形成される画素信号をMOSFET(絶縁
ゲート形電界効果トランジスタ)を介して取り出し、そ
の感度が可変にされる機能を持つ固体撮像装置に利用し
て有効な技術に関するものである。
〔従来の技術〕
従来より、フォトダイオードとスイッチMO3FETと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えば特開昭56−1
52382号公報がある。
上記固体撮像装置を利用した監視用又は家庭用等のテレ
ビジョンカメラでは、光学レンズに自動絞り機構が設け
られている。
〔発明が解決しようとする間即点〕
上記自動絞り機構部のレンズは、比較的複雑な機械部品
を必要とし、テレビジョンカメラにおけるレンズ部の大
型化及び高コスト化の原因となっている。また、上記自
動絞り機構は、比較的複雑な機械部品からなるため、機
械的機構部分の摩耗による信顛性の点で問題がある。
この発明の目的は、高画質で感度可変機能を持つ固体撮
像装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
すなわち、二次元状に配列された複数個の画素セルの信
号を時系列的に出力させる第1の走査回路と、上記第1
の走査回路による垂直走査方向の選択アドレスと独立し
たアドレスにより垂直走査方向の選択動作を行う第2の
走査回路とを設けて、上記第2の走査回路を先行させて
動作させることによって感度可変を可能にするとともに
、上記二次元状に配列された画素セルの水平走査方向の
選択を行う水平走査線に対して全てを強制的に同時選択
状態にさせる外部端子を設ける。
〔作 用〕
上記した手段によれば、上記第2の走査回路と外部端子
からの同時選択信号によって、先行する行の画素信号を
水平帰線期間内にリセットさせることができる。これに
よって、先行する垂直走査線に対応する水平信号線には
画素信号が生じないから読み出し画素信号に対するカッ
プリングを実質的に防止することができる。
(実施例) 第1図には、この発明が適用されるTSL(Trans
versalsignal Line )方式の固体撮
像装置の一実施例の要部回路図が示されている。同図の
各回路素子は、公知の半導体集積回路の製造技術によっ
て、特に制限されないが、単結晶シリンコンのような1
個の半導体基板上において形成される。同図の主要なブ
ロックは、実際の幾何学的な配置に合わせて描かれてい
る。
画素アレイPDは、4行、2列分が代表として例示的に
示されている。但し、図面が複雑化されてしまうのを防
ぐために、上記4行分のうち、2行分の画素セルに対し
てのみ回路記号が付加されている。1つの画素セルは、
フォトダイオードD1と垂直走査線VLIにそのゲート
が結合されたスイッチMO3FETQIと、水平走査線
HLIにそのゲートが結合されたスイッチMOS F 
ETQ2の直列回路から構成される。上記フォトダイオ
ードDI及びスイッチMO3FETQ1.Q2からなる
画素セルと同じ行(水平方向)に配置される他の同様な
画素セル(D2.Q3.Q4)等の出力ノードは、同図
において横方向に延長される水平信号線H81に結合さ
れる。他の行についても上記同様な画素セルが同様に結
合される。
例示的に示されている水平走査線HLIは、同図におい
て縦方向に延長され、同じ列に配置される画素セルのス
イッチMO3FETQ2.Q6等のゲートに共通に結合
される。他の列に配置される画素セルも上記同様に対応
する水平走査線HL2等に結合される。
この実施例では、固体撮像装置に対して実質的な電子式
の自動絞りm能を付加するため、言い換えるならば、フ
ォトダイオードに対する実質的な蓄積時間を可変にする
ため、上記画素アレイを構成する水平信号!jlAH3
IないしH34等の両端に、それぞれスイッチMO3F
ETQ8、Q9及びQ26、Q28が設けられる。右端
側に配置される上記スイッチMO3FETQ8、Q9は
、上記水平信号線H3I、H32をそれぞれ縦方向に延
長される出力線VSに結合させる。この出力線VSは、
端子Sに結合され、この端子Sを介して外部に設けられ
るプリアンプの入力に読み出し信号が伝えられる。また
、左端側に配置される上記スイッチMO3FETQ26
、Q28は、上記水平信号線H3I、HS2をそれぞれ
縦方向に延長されるダミー(リセット)出力線DVsに
結合させる。
この出力線DVSは、特に制限されないが、端子RVに
結合される。これによって必要なら上記ダミー出力線D
VSの信号を外部端子RVから送出できるようにしてい
る。
この実施例では、特に制限されないが、上記各行の水平
信号線H8lないしHS4には、端子RPから水平帰線
期間において供給されるリセット信号によってオン状態
にされるスイッチMO3FETQ27、Q29等が設け
られる。これらのMO3FETQ27、Q29等のオン
状態によって、外部端子RVから上記ダミー出力線DV
Sを介して一定のバイアス電圧(図示せず)が各水平信
号線H3IないしH34に与えられる。上記のようなリ
セット用MO3FETQ27、Q29等が設けられる理
由は、次の通りである。上記水平信号線H81ないしH
34に結合されるスイッチMO3FETのドレイン等の
半風体f+頁域も感光性を持つことがあり、このような
寄生フォトダイオードにより形成される偽信号(スメア
、ブルーミング)が、非選択時にフローティング状態に
される水平信号線に蓄積される。そこでこの実施例では
、上述のように水平帰線期間を利用して、全ての水平信
号線)(SlないしH34を上記所定のバイアス電圧に
リセットするものである。これにより、選択される水平
信号線に関しては、常に上記偽信号をリセットした状態
から画素信号を取り出すものであるため、出力される画
像信号に含まれる偽信号を大幅に低減できる。なお、上
記偽信号(スメア、ブルーミング)に関しては、例えば
、特開昭57−17276号公報に詳細に述べられてい
る。
上記水平走査線HLIないし)rL2等には、水平シフ
トレジスタH3Rにより形成された水平走査信号が供給
される。
上記画素アレイPDにおける垂直選択動作(水平走査動
作)を行う走査回路は、次の各回路により構成される。
この実施例では、上記画素アレイP ’Dの水平信号線
H5IないしH54等の両婚に、一対のスイッチMOS
FETQ8、Q9等及びスイッチMO3FETQ26、
Q28等が設けられることに対応して一対の走査回路が
設けられる。
この実施例では、産業用途にも適用可能とするため、イ
ンクレースモードの他に選択的な2行同時走査、ノンイ
ンタレースモードでの走査を可能に。している。画素ア
レイPDの右側には、次のような走査回路が設けられる
。垂直シフトレジスタVSRは、読み出し用に用いられ
る出力信号SV1、SV2等を形成する。これらの出力
信号SV1、SV2等は、インクレースゲート回路IT
G及び駆動回路VDを介して上記垂直走査線VLIない
しvr、4及びスイッチMO5FETQ8.Q9等のゲ
ートに供給される。
上記インタレースゲート回路ITGは、インタレースモ
ードでの垂直選択動作(水平走査動作)を行うため、第
1 (奇数)フィールドでは、垂直走査線VLIないし
VL4には、隣接する垂直走査′gAVL1、VL2と
V L 3 (M、Il、ミ合ワせて同時選択される。
すなわち、奇数フィールド信号FAによって制御される
スイッチMO3FETQI 8により、垂直シフトレジ
スタVSRの出力信号Sv1は、水平信号線H3Iを選
択する垂直走査線■Llに出力される。同様に、信号F
Aによって制御されるスイッチMO3FETQ20とQ
22によって、垂直シフトレジスタVSRの出力信号S
V2は、水平信号線H32とH33を同時選択するよう
垂直走査線VL2とVL3に出力される。
以下同様な順序の組み合わせからなる一対の水平信号線
の選択信号が形成される。
また、第2(偶数)フィールドでは、垂直走査線VLI
ないしVL4には、隣接する垂直走査線VL1とVL2
及びVL3とVL4の組み合わせで同時選択される。す
なわち、偶数フィールド信号FBによって制御されるス
イッチMO3FETQ19とQ21により、垂直シフト
レジスタ■SRの出力信号sviは、水平信号線H3I
とH32を選択する垂直走査線vLlとVL2に出力さ
れる。同様に、信号FBによって制御されるスイッチM
O3FE’l”Q23とQ25によって、垂直シフトレ
ジスタVSRの出力信号SV2は、水平信号線H33と
H34を同時選択するよう垂直走査線VL3とVL4に
出力される。以下同様な順序の組み合わせからなる一対
の水平信号線の選択信号が形成される。
上記のようなインクレースゲート回路rTGと、次の駆
動回路DVとによって、以下に説明するような複数種類
の水平走査動作が実現される。
上記1つの垂直走査線VLIに対応されたインクレース
ゲート回路ITGからの出力信号は、スイッチMO3F
ETQ14とQ15のゲニトにイ共給される。これらの
スイッチMO3FETQI 4とQ15の共通化された
ドレイン電極は、端子V3に結合される。上記スイッチ
MOS F ETQ 14は、端子v3から供給される
信号を上記垂直走査線VLIに供給する。また、スイッ
チMO3FETQ15は、上記端子v3から供給される
信号を水平信号線)ISIを出力4gvsに結合させる
スイッチMOS F ETQ 8のゲートに供給される
また、出力信号のハイレベルがスイッチMO3FETQ
14、Q15によるしきい値電圧分だけ低下してしまう
のを防止するため、特に制限されないが、MO3FET
QI 4のゲートと、MO3FETQ15の出力側(ソ
ース側)との間にキャパシタC1が設けられる。これに
よって、インタレースゲート回路ITGからの出力信号
がハイレベルにされるとき、端子v3の電位をロウレベ
ルにしておいてキャパシタC1にプリチャージを行う。
この後、端子■3の電位をハイレベルにすると、キャパ
シタC1によるブートストラップ作用によって上記MO
3FETQI 4及びQ15のゲート電圧を昇圧させる
ことができる。
上記垂直走査線VLIに隣接する垂直走査線VL2に対
応されたインタレースゲート回路TTGからの出力信号
は、スイッチMO3FETQ16とQ17のゲートに供
給される。これらのスイッチMO3FETQI 6とQ
17の共通化されたドレイン電極は、端子v4に結合さ
れる。上記スイッチMO3FETQ16は、端子v4か
ら供給される信号を上記垂直走査線VL2に供給する。
また、スイッチMO3FETQI 7は、上記端子■4
から供給される信号を水平信号線H32を出力線■Sに
結合させるスイッチMO3FETQ9のゲートに供給さ
れる。また、出力信号のハイレベルがスイッチMO3F
ETQ16、Q17によるしきい値電圧分だけ低下して
しまうのを防止するため、特に制限されないが、MO3
FETQI 6のゲートと、MO3FETQI 7の出
力側(ソース側)との間にキャパシタC2が設けられる
。これによって、上記同様なタイミングで端子■4の電
位を変化させることによりキャパシタC2によるプート
ストラップ作用によって上記MO3FETQ16及びQ
16のゲート電圧を昇圧させることができる。
上記端子V3は、奇数番目の垂直走査線(水平信号線)
に対応した駆動用のスイッチMO3FETに対して共通
に設けられ、端子V4は偶数番目の垂直走査線(水平信
号線)に対して共通に設けられる。
以上のことから理解されるように、端子v3とv4に択
一的にタイミング信号を供給すること及び上記インタレ
ースゲート回路ITGによる2行同時選択動作との組み
合わせによって、インタレースモードによる読み出し動
作が可能になる。例えば、奇数フィールドFAのとき、
端子V4をロウレベルにしておいて、端子V3に上記垂
直シフトレジスタVSRの動作と同期したタイミング信
号を供給することによって、垂直走査線(水平信号線)
をVLI (ISI)、VL3 (H33)の順に選択
することができる。また、偶数フィールドFBのとき、
端子v3をロウレベルにしておいて、端子v4に上記垂
直シフトレジスタVSRの動作と同期したタイミング信
号を供給することによって、垂直走査線(水平信号線)
をVL2(H32) 、VL4 (H34)の順に選択
することができる。
一方、上記端子v3とv4を同時に上記同様にハイレベ
ルにすれば、上記インタレースゲート回路ITGからの
出力信号に応じて、2行同時走査を行うことができる。
この場合、上記のように2つのフィールド信号FAとF
Bによる2つの画面毎に出力される2つの行の組み合わ
せが1行分上下にシフトされることに、より、空間的重
心の上下シフト、言い換えるならば、等価的なインクレ
ースモードが実現される。
さらに、例えばFB信号のみをハイレベルにして、1つ
の垂直走査タイミングで、水平シフトレジスタH5Rを
2回動作させて、それに同期してCIV3と■4をハイ
レベルにさせることによって、VLI、VL2.VL3
.VL4(7)順のようにノンインタレースモードでの
選択動作を実現できる。この場合、より高画質とするた
めに、水平シフトレジスタ)(SR及び垂直シフトレジ
スタ■SHに供給されるクロックが2倍の周波数にされ
ることが望ましい。すなわち、端子H1とH2及び端子
v1とv2から水平シフトレジスタ)(SR及び垂直シ
フトレジスタVSRに供給されるクロック信号の周波数
を2倍の高い周波数にすることによって、1秒間に60
枚の画像をノンインクレース方式により読み出すことが
できる。なお、端子1(IN及びVINは、上記シフト
レジスタH3R,VSRによってそれぞれシフトされる
入力信号を供給する端子であり、入力信号が供給された
時点からシフト動作が開始される。このため、上記イン
クレースゲート回路ITG及び入力端子V3、v4に供
給される入力信号の組み合わせによって、上記2行同時
読み出し、インクレース走査、ノンインクレース走査等
を行う場合には、出力信号の垂直方向の上下関係が逆転
せぬよう、上記シフトレジスタVSRの入力信号の供給
の際に、タイミング的な配慮が必要である。
また、上記各垂直走査線VLI及びそれに対応したスイ
ッチMO5FETQ8のゲートと回路の接地電位点との
間には、リセット用MOS F ETQIOとQllが
設けられる。これらのリセット用MOSFETQI O
とQllは、他の垂直走査線及びスイッチMO3FET
に対応して設けられるリセット用MO3FETと共通に
端子v2から供給されるクロック信号を受けて、上記選
択状態の垂直走査線及びスイッチMOS F ETのゲ
ート電位を高速にロウレベルに引き抜くものである。
この実施例では、前述のように感度可変機能を付加する
ために、感度制御用の垂直シフトレジスタV S RE
、インタレースゲート回路ITGE及び駆動回路DVE
が設けられる。これらの感度制御用の各回路は、特に制
限されないが、上記画素アレイPDに対して、左側に配
置される。これらの垂直シフトレジスタV S RE、
インクレースゲート回路ITG及び駆動回路DVEは、
上記読み出し用の垂直シフトレジスタVSR,インタレ
ースゲート回路ITG及び駆動回路DVと同様な回路に
より構成される。端子VIEないしV4B及びVINB
並びにFAE、ABEからそれぞれ上記同様なタイミン
グ信号が供給される。この場合、上記読み出し用の垂直
シフトレジスタVSRと上記感度可変用の垂直シフトレ
ジスタVSREとを同期したタイミングでのシフト動作
を行わせるため、特に制限されないが、端子VIEとv
l及びV2Eとv2には、同じクロック信号が供給され
る。したがって、上記端子VIEと■1及び■2Eとv
2とは、内部回路により共通化するものであってもよい
。上記のように独自の端子VIB及びV2Eを設けた理
由は、この固体撮像装置を手動絞りや従来の機械的絞り
機能を持つテレビジョンカメラに適用可能にするための
ものである。このように感度可変動作を行わない場合、
上記端子VIE及びV2Eを回路の接地電位のようなロ
ウレベルにすること等によって、上記垂直シフトレジス
タVSREの無駄な消費電力の発生をおされるよう配慮
されている。
次に、この実施例の固体撮像装置における感度制御動作
を説明する。
説明を節単にするために、上記ノンインタレースモード
による垂直走査動作を例にして、以下説明する。例えば
、感度制御用の垂直シフトレジスタVSRE、インタレ
ースゲート回路ITGE及び駆動回路DVEによって、
読み出し用の垂直シフトレジスタVSR,インクレース
ゲート回路ITG及び駆動回路DVによる第1行目(垂
直走査線vL1、水平信号線H3I)の読み出しに並行
して、第4行目(垂直走査線VL4、水平信号線!(S
4)の選択動作を行わせる。これによって、水平シフト
レジスタH3Rにより形成される水平走査線HLI、H
L2等の選択動作に同期して、出力信号線vSには第1
行目におけるフォトダイオードD1、D2等に蓄積され
た光信号が時系列的に読み出される。この読み出し動作
は、端子Sから負荷抵抗を介した上記光信号に対応した
電流の供給によって行われ、読み出し動作と同時にプリ
チャージ(リセット)動作が行われる。同様な動作が、
第4行目におけるフォトダイオードにおいても行われる
。この場合、上記のような感度可変用の走査回路(VS
RE、ITGE、DVE)によって、第4行目の読み出
し動作は、ダミー出力線DVSに対して行われる。感度
制御動作のみを行う場合、端子RVには端子Sと同じバ
イアス電圧が与えられている。これによって、第4行目
の各画素セルに既に蓄積された光信号の掃き出し、言い
換えるならば、リセット動作が行われる。
したがって、上記垂直走査動作によって、読み出し用の
垂直シフトレジスタVSR,インタレースゲート回路I
TG及び駆動回路DVによる第4行目(垂直走査線VL
4、水平信号線H34)の読み出し動作は、上記第1行
ないし第3行の読み出し動作の後に行われるから、第4
行目に配置される画素セルのフォトダイオードの蓄積時
間は、3行分の画素セルの読み出し時間となる。
上記に代えて、感度制御用の垂直シフトレジスタVSR
E、インタレースゲート回路ITGE及び駆動回路DV
Eによって、読み出し用の垂直シフトレジスタVSR、
インタレースゲート回路■TG及び駆動回路DVによる
第1行目(垂直走査線vL1、水平信号vAH31)の
読み出しに並行して、第2行目(垂直走査線VL2、水
平信号線H32)の選択動作を行わせる。これによって
、水平シフトレジスタH3Rにより形成される水平走査
線HLI、HL2等の選択動作に同期して、出力信号線
vSには第1行目におけるフォトダイオードD1、D2
等に蓄積された光信号が時系列的に読み出される。この
読み出し動作は、端子Sから負荷抵抗を介した上記光信
号に対応した電流の供給によって行われ、読み出し動作
と同時にプリチャージ(リセット)動作が行われる。同
様な動作が、第2行目におけるフォトダイオードD3、
D4等においても行われる。これによって、上記第1行
目の読み出し動作と並行して第2行目の各画素セルに既
に蓄積された光信号の掃き出し動作が行われる。したが
って、上記垂直走査動作によって、読み出し用の垂直シ
フトレジスタVSR、インタレースゲート回路ITG及
び駆動回路DVによる第2行目(垂直走査線VL2、水
平信号線)fs2)の読み出し動作は、上記第1行の読
み出し動作の後に行われるから、第2行目に配置される
画素セルのフォトダイオードの蓄積時間は、1行分の画
素セルの読み出し時間となる。これによって、上記の場
合に比べて、フォトダイオードの実質的な蓄積時間を1
/3に減少させること、言い換えるならば、感度を1/
3に低くできる。
上述のように、感度制御用の走査回路によって行われる
先行する垂直走査動作によってその行の画素セルがリセ
ットされるから、そのリセット動作から上記読み出し用
の走査回路による実際な読み出しが行われるまでの時間
が、フォトダイオードに対する蓄積時間とされる。した
がって、525行からなる画素アレイにあっては、上記
両垂直走査回路による異なるアドレス指定と共通の水平
走査回路による画素セルの選択動作によって、1行分の
読み出し時間を単位(最小)として最大525までの多
段階にわたる蓄積時間、言い換えるならば、525段階
にわたる感度の設定を行うことができる。ただし、受光
面照度の変化が、上記1画面を構成する走査時間に対し
て無視でき、実質的に一定の光がフォトダイオードに入
射しているものとする。なお、最大感度(525)は、
上記感度制御用の走査回路は非動作状態のときに得られ
る。
上記のような感度制御動作にあっては、画素信号の読み
出しと先行する垂直走査動作によるリセット動作とが並
行して行われる。このため、リセット動作のための画素
信号が、基板等を介した容量結合によって読み出し信号
に混合してしまう場合が生じる。このような容量結合が
生じると、読み出し画素信号にはテレビジョン受像機に
おけるゴーストのようなノイズが生じて画質を劣化させ
てしまう。
そこで、この実施例では、上記水平走査線HL1、HL
2等に対して、ダイオード接続されたMO3FETQ3
0.31等を介して外部端子SPから強制的に全水平走
査線を選択状態にさせる機能を付加する。すなわち、上
記端子SPをハイレベルにすると、水平シフトレジスタ
H3Rの動作に無関係に、ダイオード形態のMO3FE
TQ3Q、Q31等が全てオン状態になって全水平走査
線HL1.HI、2等にハイレベルを供給して選択状態
にさせることができる。また、上記ダイオード形態のM
O3FETQ30.Q31等のような一方向性素子を介
して上記選択レベルを供給するものであるため、上記端
子SPをロウレベルにすれば、上記MO3FETQ30
.Q31等はオフ状態を維持する。これによって、上記
のような強制的な同時選択回路を設けても、水平シフト
レジスタHS Rのシフト動作に従った水平走査線HL
1、HL2等が時系列的に選択レベルにされる動作の妨
げになることはない。なお、水平シフトレジスタH3R
が、ダイナミック型回路により構成される等によって、
上記のような強制的な水平走査線HL1.HL2等の選
択レベルによってそのシフト動作に悪影響が生じるなら
、上記選択レベルが水平シフトレジスタH3Rの内部に
伝わらないようなスイッチ回路等が付加される。
上記水平走査mHL1.HL2等の同時選択動作を後述
するような水平帰線期間により行われるとともに、上記
先行する垂直走査を開始させる。
これにより、上記リセットさせるべき行の全画素の信号
を予め強制的にリセットさせることができる。したがっ
て、上記水平シフトレジスタH3Rによる水平走査線の
選択動作に伴い画素信号の読み出しにおいて、先行する
行からは実質的に画素信号が出力されない。これによっ
て、上記基板等を介した容量結合が存在しても読み出し
信号には上述のようなノイズが現れない。
第2図には、上記固体撮伸、装置を用いた、自動絞り機
能を持つ撮像装置の一実施例のブロック図が示されてい
る。
固体撮像装置MIDは、上記第1図に示したような感度
可変機能を持つものである。この固体撮像装置MIDか
ら出力される読み出し信号は、プリアンプによって増幅
される。この増幅信号Vou乞は、一方において図示し
ない信号処理回路に供給され、例えばテレビジョン用の
画像信号とされる。上記増幅信号Voutは、他方にお
いて自動絞り制御用に利用される。すなわち、上記増幅
信号Voutは、ロウバスフィルタLPFに供給され、
その平均的な信号レベルに変換される。この信号は、特
に制限されないが、検波図!DETに供給され、ここで
直流信号化される。感度制御回路は、上記検波回路DE
Tの出力信号を受けて、所望の絞り量とを比較して、最
適絞り量に対応した制御信号を形成する。すなわち、感
度制御回路は、固体撮像装置MIDに前述のような走査
タイミングを制御するクロック信号を供給する駆動回路
からの信号VIN、及びVl等を受けて、固体撮像装置
MIDの読み出しタイミングを参照して、それに実質的
に先行する信号VINEを形成する。すなわち、上記タ
イミング信号VINを基準にして、必要な絞りN(感度
)に対応した先行するタイミング信号VINEを形成す
るものであるため、実際には上記タイミング信号VIN
に遅れて信号■INEが形成される。しかしながら、繰
り返し走査が行われるため、上記信号VINEからみる
と、次の画面の走査では信号VINが遅れるものとされ
る。すなわち、タイミング信号VINに対して1行分遅
れてタイミング信号VTNEを発生すると、次の走査画
面では、タイミング信号VINBは、タイミング信号V
INに対して524行分先行するタイミング信号とみな
される。上記タイミング信号VIN及びVINEによっ
て、各垂直シフトレジスタVSR及びVSREのシフト
動作が開始されるから、前述のような感度可変動作が行
われる。
感度制御回路は、例えば電圧比較回路によって所望の絞
り量に相当する基準電圧と、上記検波回路DETからの
出力電圧とを比較して、その大小に応じて、1段階づつ
絞り量を変化させる。または、応答性を高くするために
、上記525段階の絞り貴を2値化信号に対応させてお
いて、その最上位ビットから上記電圧比較回路の出力信
号に応じて決定する。例えば、約1/2の絞り量(感度
256)を基準にして、検波回路DETの信号が基準電
圧より大きいときには1/4(感度128)に、小さい
ときには3/4(感度384)とし、以下、それぞれの
半分づつの絞り量を決定する。これによって、感度52
5段階の中から1つの最適絞り塗を10回の設定動作に
よって得ることができる。上記絞り量の設定動作、言い
換えるならば、感度制御用の垂直シフトレジスタVSR
Eの初期設定動作(VINB)を垂直帰線期間において
行うものとすると、10枚分の画面からの読み出し信号
動作に応じて最適絞り量の設定を行うことができる。
また、特に制限されないが、感度制御回路は、水平帰線
期間において上記強制リセット動作のための信号SPを
発生させる。これに応じて感度制御回路は、水平帰線期
間に入ると先行する行の垂直選択信号を発生させるもの
である。
この実施例の撮像装置では、感度可変機能が固体撮像袋
WM I Dに内蔵されていること、及びその読み出し
出力信号のレベルを判定して、電気的に上記感度を制御
するものであるため、上記感度制御回路も半導体集積回
路等により構成できるから、装置の小型軽量化及び高耐
久性を図ることができる。
第3図には、上記固体撮像装置の読み出し動作の一実施
例のタイミング図が示されている。
例えば、垂直走査VAvL1がハイレベルのとき、第1
行目の読み出し動作が水平走査線HLIないしHt、 
mが時系列的に+Iiσ次ハイレベルにされることによ
って行われる。すなわち、このようにして次々に選択さ
れる画素セルのフォトダイオードに蓄積された光信号に
対応した電流が流れることによって、その画素セルから
の読み出し動作と、次の読み出し動作のためのリセット
(プリチャージ)動作とが同時に行われる。上記光電流
を負荷抵抗に流すことによって形成される電圧信号は、
第2図に示したプリアンプによって増幅されて出力され
る。上記同様に、先行する垂直走査線VLnがハイレベ
ルのとき、第n行目のリセット動作が上記水平走査線H
I、工ないしHT、mの時系列的の選択動作に応じて行
われる。
上記一対の行(1、n)に対する読み出しとリセット動
作が終了すると、水平帰線期間に入る。
この水平帰線期間において上記垂直走査線VLIとVL
nはハイレベルからロウレベルにされ、非選択状態に切
り換えられる。そして、端子RPがハイレベルにされ、
第1図の各リセット用MO3FETQ27、Q29等を
オン状態にする。これによって、非選択状態の水平信号
線H32等に発生した前述したような偽信号のリセット
が行われる。また、端子SPがハイレベルにされ、全水
平走査線HLI〜T(Lmは強制的に選択レベルにされ
る。このとき、感度制御のために先行する次の行に対応
した垂直走査線VLn+1もハイレベルの選択状態にさ
れる。したがって、上記感度設定のための垂直走査線V
l、n−1−1に対応した1行分の全画素の読み出しく
リセット)が行われる。
これにより、上記水平帰線期間が終了して次の第2行目
の読み出し動作に入ると、水平走査線HL1ないしHL
mが時系列的に順次ハイレベルにされ、水平信号線H3
2には上記のような読み出し信号が得られる。このとき
、先行する第fi+1行目の水平信号&%H3n+1に
は、上記の強制リセットの直後であることから信号が得
られない。
仮に得られたとしても極めて微小な信号であるため無視
することができる。したがって、上記両水平信号線(H
51,H3n+1)間に基板等を介した容量結合が存在
しても、上記リセ7)動作に伴う掃き出し信号が上記読
み出し信号側にリークすることがない、したがって、上
記のような水平帰線期間での強制的なリセット動作によ
って高画質の読み出し信号を得ることができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。
(1に次元状に配列された複数個の画素セルの信号を時
系列的に出力させる第1の走査回路と、上記第1の走査
回路による垂直走査方向の選択アドレスと独立したアド
レスにより垂直走査方向の選択動作を行う第2の走査回
路とを設けて、上記第2の走査回路を先行させて動作さ
せることによって感度可変を可能にするとともに、上記
二次元状に配列された画素セルの水平走査方向の選択を
行う水平走査線に対して全てを強制的に同時選択状態に
させる外部端子を設け、上記第2の走査回路と外部端子
からの同時選択信号によって、先行する行の全画素信号
を水平帰線期間内にリセット(掃き出させる)させるこ
とができる。これによって、先行する垂直走査線に対応
する水平信号線には実質的な画素信号が生じないように
することができるから読み出し画素信号に対するカップ
リングノイズを防止できるという効果が得られる。
(2)二次元状に配列された複数個の画素セルの信号を
時系列的に出力させる第1の走査回路に加えて、上記第
1の走査回路による垂直走査方向の選択アドレスと独立
したアドレスにより垂直走査方向の一選択動作を行う第
2の走査回路を設け、上記第2の走査回路によって第1
の走査回路による垂直走査に対して先行する垂直走査を
行わせることによって、上記2つの垂直走査の時間差に
応じて光電変換素子の蓄積時間を制御することが可能と
なるという効果が得られる。
(3)上記(1)及び(2)により、高画質を維1らつ
、感度可変機能を持つ固体撮像装置を得ることができる
という効果が得られる。
以上本発明者によつてなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第1図の実施例
回路において、インタレースゲート回路や駆動回路は、
その走査方式に応じて種々の実施形態を採ることができ
る。また、先行する行の垂直走査線は、水平帰線期間の
み選択状態にするものであってもよい、この場合には、
読み出しを行うべき行に対応した水平信号しか読み出し
信号が出力されないから、前記のような容量結合による
ノイズの発生を完全に防止することができる。
この発明に係る固体撮像装置は、動画や静止画の撮影に
広く利用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、二次元状に配列された複数個の画素セルの
信号を時系列的に出力させる第1の走査回路と、上記第
1の走査回路による垂直走査方向の選択アドレスと独立
したアドレスにより垂直走査方向の選択動作を行う第2
の走査回路とを設けて、感度可変を可能にするとともに
、上記二次元状に配列された画素セルの水平走査方向の
選択を行う水平走査線に対して全てを強制的に同時選択
状態にさせる外部端子を設け、上記第2の走査回路と外
部端子からの同時選択信号によって、先行する行の全画
素信号を水平帰線期間内にリセット(掃き出させる)さ
せる。これによって、先行する垂直走査線に対応する水
平信号線には実質的な画素信号が生じないようにするこ
とができるから読み出し画素信号に対するカンプリング
ノイズを防止できる。
【図面の簡単な説明】
第1図は、この発明に係る固体撮像装置の一実施例を示
す要仲回路図、 第2図は、上記固体撮像装置を用いた撮像装置の一実施
例を示すブロック図く 第3図は、上記固体撮像装置の動作の一例を説明するた
めのタイミング図である。

Claims (1)

  1. 【特許請求の範囲】 1、二次元状に配列された複数個の画素セルの信号を時
    系列的に出力させる第1の走査回路と、上記第1の走査
    回路による垂直走査方向の選択アドレスと独立したアド
    レスにより垂直走査方向の選択動作を行う第2の走査回
    路と、上記二次元状に配列された画素セルの水平走査方
    向の選択を行う水平走査線に対して全てを強制的に同時
    選択状態にさせる外部端子とを含むことを特徴とする固
    体撮像装置。 2、上記固体撮像装置を構成する上記二次元状に配置さ
    れる画素セルは、光電変換素子と垂直走査線にその制御
    端子が結合されるスイッチ素子及び水平走査線にその制
    御端子が結合されるスイッチ素子からなり、同じ行に配
    置された画素セルの出力ノードは水平信号線に共通に結
    合され、上記垂直走査線にはその制御端子が結合され上
    記水平信号線を一対の出力信号線に結合させる一対のス
    イッチ素子が設けられ、上記第1の走査回路に含まれる
    垂直シフトレジスタと上記第2の走査回路を構成する垂
    直シフトレジスタは上記垂直走査線の両端に設けられる
    上記一対のスイッチ素子に対応してそれぞれ配置され、
    上記水平走査線はダイオード形態にされたMOSFET
    を介して外部端子から供給される同時選択信号が供給さ
    れるものであることを特徴とする特許請求の範囲第1項
    記載の固体撮像装置。 3、上記外部端子から供給される同時選択信号は水平帰
    線期間において供給され、上記第2の走査回路を構成す
    るシフトレジスタは上記水平帰線期間において次の水平
    走査動作に対応する選択信号を送出するものであること
    を特徴とする特許請求の範囲第1又は第2項記載の固体
    撮像装置。
JP62080908A 1986-08-01 1987-04-03 固体撮像装置 Pending JPS63248286A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62080908A JPS63248286A (ja) 1987-04-03 1987-04-03 固体撮像装置
US07/079,526 US4870493A (en) 1986-08-01 1987-07-30 Solid-state matrix array imaging device controlled by vertical scanning registers for read-out and for photo-sensitivity control
KR1019870008471A KR910006611B1 (ko) 1986-08-01 1987-08-01 고체촬상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080908A JPS63248286A (ja) 1987-04-03 1987-04-03 固体撮像装置

Publications (1)

Publication Number Publication Date
JPS63248286A true JPS63248286A (ja) 1988-10-14

Family

ID=13731478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080908A Pending JPS63248286A (ja) 1986-08-01 1987-04-03 固体撮像装置

Country Status (1)

Country Link
JP (1) JPS63248286A (ja)

Similar Documents

Publication Publication Date Title
US7256382B2 (en) Solid state imaging device, method of driving solid state imaging device and image pickup apparatus
US20060119593A1 (en) Solid state imaging apparatus and method for driving the same
JP4692196B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JPS6161586B2 (ja)
US4413283A (en) Solid-state imaging device
JP2641802B2 (ja) 撮像装置
JP2702955B2 (ja) 固体撮像装置
JP2656475B2 (ja) 固体撮像装置
JPH06113215A (ja) 固体撮像装置
KR910006611B1 (ko) 고체촬상장치
EP0621726A1 (en) Method of and apparatus for solid state imaging device
US4992876A (en) Noise reduction circuit for an imaging and recording apparatus with an MOS solid-state imaging device
JP2515749B2 (ja) 撮像装置
Nomoto et al. A 4 M-Pixel CMD image sensor with block and skip access capability
KR19990072919A (ko) 고체촬상장치,그구동방법및카메라
JPH0575929A (ja) 固体撮像素子
JPS63248286A (ja) 固体撮像装置
JPS63278474A (ja) 撮像装置
JP2515747B2 (ja) 撮像装置
JPH06104292A (ja) シフトレジスタ
JPH04293371A (ja) 固体撮像装置
JPS6337781A (ja) 固体撮像装置
JPH01292974A (ja) 固体撮像装置
JPH06217205A (ja) 固体撮像素子
JPH01196982A (ja) 固体撮像素子