JPS63248286A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、撮像装置に関するもので、例えば、光電変
換素子により形成される画素信号をＭＯＳＦＥＴ（絶縁
ゲート形電界効果トランジスタ）を介して取り出し、そ
の感度が可変にされる機能を持つ固体撮像装置に利用し
て有効な技術に関するものである。

〔従来の技術〕

従来より、フォトダイオードとスイッチＭＯ３ＦＥＴと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えば特開昭５６−１
５２３８２号公報がある。

上記固体撮像装置を利用した監視用又は家庭用等のテレ
ビジョンカメラでは、光学レンズに自動絞り機構が設け
られている。

〔発明が解決しようとする間即点〕

上記自動絞り機構部のレンズは、比較的複雑な機械部品
を必要とし、テレビジョンカメラにおけるレンズ部の大
型化及び高コスト化の原因となっている。また、上記自
動絞り機構は、比較的複雑な機械部品からなるため、機
械的機構部分の摩耗による信顛性の点で問題がある。

この発明の目的は、高画質で感度可変機能を持つ固体撮
像装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、二次元状に配列された複数個の画素セルの信
号を時系列的に出力させる第１の走査回路と、上記第１
の走査回路による垂直走査方向の選択アドレスと独立し
たアドレスにより垂直走査方向の選択動作を行う第２の
走査回路とを設けて、上記第２の走査回路を先行させて
動作させることによって感度可変を可能にするとともに
、上記二次元状に配列された画素セルの水平走査方向の
選択を行う水平走査線に対して全てを強制的に同時選択
状態にさせる外部端子を設ける。

〔作　用〕

上記した手段によれば、上記第２の走査回路と外部端子
からの同時選択信号によって、先行する行の画素信号を
水平帰線期間内にリセットさせることができる。これに
よって、先行する垂直走査線に対応する水平信号線には
画素信号が生じないから読み出し画素信号に対するカッ
プリングを実質的に防止することができる。

（実施例） 第１図には、この発明が適用されるＴＳＬ（Ｔｒａｎｓ
ｖｅｒｓａｌｓｉｇｎａｌ　Ｌｉｎｅ　）方式の固体撮
像装置の一実施例の要部回路図が示されている。同図の
各回路素子は、公知の半導体集積回路の製造技術によっ
て、特に制限されないが、単結晶シリンコンのような１
個の半導体基板上において形成される。同図の主要なブ
ロックは、実際の幾何学的な配置に合わせて描かれてい
る。

画素アレイＰＤは、４行、２列分が代表として例示的に
示されている。但し、図面が複雑化されてしまうのを防
ぐために、上記４行分のうち、２行分の画素セルに対し
てのみ回路記号が付加されている。１つの画素セルは、
フォトダイオードＤ１と垂直走査線ＶＬＩにそのゲート
が結合されたスイッチＭＯ３ＦＥＴＱＩと、水平走査線
ＨＬＩにそのゲートが結合されたスイッチＭＯＳ　Ｆ　
ＥＴＱ２の直列回路から構成される。上記フォトダイオ
ードＤＩ及びスイッチＭＯ３ＦＥＴＱ１．Ｑ２からなる
画素セルと同じ行（水平方向）に配置される他の同様な
画素セル（Ｄ２．Ｑ３．Ｑ４）等の出力ノードは、同図
において横方向に延長される水平信号線Ｈ８１に結合さ
れる。他の行についても上記同様な画素セルが同様に結
合される。

例示的に示されている水平走査線ＨＬＩは、同図におい
て縦方向に延長され、同じ列に配置される画素セルのス
イッチＭＯ３ＦＥＴＱ２．Ｑ６等のゲートに共通に結合
される。他の列に配置される画素セルも上記同様に対応
する水平走査線ＨＬ２等に結合される。

この実施例では、固体撮像装置に対して実質的な電子式
の自動絞りｍ能を付加するため、言い換えるならば、フ
ォトダイオードに対する実質的な蓄積時間を可変にする
ため、上記画素アレイを構成する水平信号！ｊｌＡＨ３
ＩないしＨ３４等の両端に、それぞれスイッチＭＯ３Ｆ
ＥＴＱ８、Ｑ９及びＱ２６、Ｑ２８が設けられる。右端
側に配置される上記スイッチＭＯ３ＦＥＴＱ８、Ｑ９は
、上記水平信号線Ｈ３Ｉ、Ｈ３２をそれぞれ縦方向に延
長される出力線ＶＳに結合させる。この出力線ＶＳは、
端子Ｓに結合され、この端子Ｓを介して外部に設けられ
るプリアンプの入力に読み出し信号が伝えられる。また
、左端側に配置される上記スイッチＭＯ３ＦＥＴＱ２６
、Ｑ２８は、上記水平信号線Ｈ３Ｉ、ＨＳ２をそれぞれ
縦方向に延長されるダミー（リセット）出力線ＤＶｓに
結合させる。

この出力線ＤＶＳは、特に制限されないが、端子ＲＶに
結合される。これによって必要なら上記ダミー出力線Ｄ
ＶＳの信号を外部端子ＲＶから送出できるようにしてい
る。

この実施例では、特に制限されないが、上記各行の水平
信号線Ｈ８ｌないしＨＳ４には、端子ＲＰから水平帰線
期間において供給されるリセット信号によってオン状態
にされるスイッチＭＯ３ＦＥＴＱ２７、Ｑ２９等が設け
られる。これらのＭＯ３ＦＥＴＱ２７、Ｑ２９等のオン
状態によって、外部端子ＲＶから上記ダミー出力線ＤＶ
Ｓを介して一定のバイアス電圧（図示せず）が各水平信
号線Ｈ３ＩないしＨ３４に与えられる。上記のようなリ
セット用ＭＯ３ＦＥＴＱ２７、Ｑ２９等が設けられる理
由は、次の通りである。上記水平信号線Ｈ８１ないしＨ
３４に結合されるスイッチＭＯ３ＦＥＴのドレイン等の
半風体ｆ＋頁域も感光性を持つことがあり、このような
寄生フォトダイオードにより形成される偽信号（スメア
、ブルーミング）が、非選択時にフローティング状態に
される水平信号線に蓄積される。そこでこの実施例では
、上述のように水平帰線期間を利用して、全ての水平信
号線）（ＳｌないしＨ３４を上記所定のバイアス電圧に
リセットするものである。これにより、選択される水平
信号線に関しては、常に上記偽信号をリセットした状態
から画素信号を取り出すものであるため、出力される画
像信号に含まれる偽信号を大幅に低減できる。なお、上
記偽信号（スメア、ブルーミング）に関しては、例えば
、特開昭５７−１７２７６号公報に詳細に述べられてい
る。

上記水平走査線ＨＬＩないし）ｒＬ２等には、水平シフ
トレジスタＨ３Ｒにより形成された水平走査信号が供給
される。

上記画素アレイＰＤにおける垂直選択動作（水平走査動
作）を行う走査回路は、次の各回路により構成される。

この実施例では、上記画素アレイＰ　’Ｄの水平信号線
Ｈ５ＩないしＨ５４等の両婚に、一対のスイッチＭＯＳ
ＦＥＴＱ８、Ｑ９等及びスイッチＭＯ３ＦＥＴＱ２６、
Ｑ２８等が設けられることに対応して一対の走査回路が
設けられる。

この実施例では、産業用途にも適用可能とするため、イ
ンクレースモードの他に選択的な２行同時走査、ノンイ
ンタレースモードでの走査を可能に。している。画素ア
レイＰＤの右側には、次のような走査回路が設けられる
。垂直シフトレジスタＶＳＲは、読み出し用に用いられ
る出力信号ＳＶ１、ＳＶ２等を形成する。これらの出力
信号ＳＶ１、ＳＶ２等は、インクレースゲート回路ＩＴ
Ｇ及び駆動回路ＶＤを介して上記垂直走査線ＶＬＩない
しｖｒ、４及びスイッチＭＯ５ＦＥＴＱ８．Ｑ９等のゲ
ートに供給される。

上記インタレースゲート回路ＩＴＧは、インタレースモ
ードでの垂直選択動作（水平走査動作）を行うため、第
１　（奇数）フィールドでは、垂直走査線ＶＬＩないし
ＶＬ４には、隣接する垂直走査′ｇＡＶＬ１、ＶＬ２と
Ｖ　Ｌ　３　（Ｍ、Ｉｌ、ミ合ワせて同時選択される。

すなわち、奇数フィールド信号ＦＡによって制御される
スイッチＭＯ３ＦＥＴＱＩ　８により、垂直シフトレジ
スタＶＳＲの出力信号Ｓｖ１は、水平信号線Ｈ３Ｉを選
択する垂直走査線■Ｌｌに出力される。同様に、信号Ｆ
Ａによって制御されるスイッチＭＯ３ＦＥＴＱ２０とＱ
２２によって、垂直シフトレジスタＶＳＲの出力信号Ｓ
Ｖ２は、水平信号線Ｈ３２とＨ３３を同時選択するよう
垂直走査線ＶＬ２とＶＬ３に出力される。

以下同様な順序の組み合わせからなる一対の水平信号線
の選択信号が形成される。

また、第２（偶数）フィールドでは、垂直走査線ＶＬＩ
ないしＶＬ４には、隣接する垂直走査線ＶＬ１とＶＬ２
及びＶＬ３とＶＬ４の組み合わせで同時選択される。す
なわち、偶数フィールド信号ＦＢによって制御されるス
イッチＭＯ３ＦＥＴＱ１９とＱ２１により、垂直シフト
レジスタ■ＳＲの出力信号ｓｖｉは、水平信号線Ｈ３Ｉ
とＨ３２を選択する垂直走査線ｖＬｌとＶＬ２に出力さ
れる。同様に、信号ＦＢによって制御されるスイッチＭ
Ｏ３ＦＥ’ｌ”Ｑ２３とＱ２５によって、垂直シフトレ
ジスタＶＳＲの出力信号ＳＶ２は、水平信号線Ｈ３３と
Ｈ３４を同時選択するよう垂直走査線ＶＬ３とＶＬ４に
出力される。以下同様な順序の組み合わせからなる一対
の水平信号線の選択信号が形成される。

上記のようなインクレースゲート回路ｒＴＧと、次の駆
動回路ＤＶとによって、以下に説明するような複数種類
の水平走査動作が実現される。

上記１つの垂直走査線ＶＬＩに対応されたインクレース
ゲート回路ＩＴＧからの出力信号は、スイッチＭＯ３Ｆ
ＥＴＱ１４とＱ１５のゲニトにイ共給される。これらの
スイッチＭＯ３ＦＥＴＱＩ　４とＱ１５の共通化された
ドレイン電極は、端子Ｖ３に結合される。上記スイッチ
ＭＯＳ　Ｆ　ＥＴＱ　１４は、端子ｖ３から供給される
信号を上記垂直走査線ＶＬＩに供給する。また、スイッ
チＭＯ３ＦＥＴＱ１５は、上記端子ｖ３から供給される
信号を水平信号線）ＩＳＩを出力４ｇｖｓに結合させる
スイッチＭＯＳ　Ｆ　ＥＴＱ　８のゲートに供給される
。

また、出力信号のハイレベルがスイッチＭＯ３ＦＥＴＱ
１４、Ｑ１５によるしきい値電圧分だけ低下してしまう
のを防止するため、特に制限されないが、ＭＯ３ＦＥＴ
ＱＩ　４のゲートと、ＭＯ３ＦＥＴＱ１５の出力側（ソ
ース側）との間にキャパシタＣ１が設けられる。これに
よって、インタレースゲート回路ＩＴＧからの出力信号
がハイレベルにされるとき、端子ｖ３の電位をロウレベ
ルにしておいてキャパシタＣ１にプリチャージを行う。

この後、端子■３の電位をハイレベルにすると、キャパ
シタＣ１によるブートストラップ作用によって上記ＭＯ
３ＦＥＴＱＩ　４及びＱ１５のゲート電圧を昇圧させる
ことができる。

上記垂直走査線ＶＬＩに隣接する垂直走査線ＶＬ２に対
応されたインタレースゲート回路ＴＴＧからの出力信号
は、スイッチＭＯ３ＦＥＴＱ１６とＱ１７のゲートに供
給される。これらのスイッチＭＯ３ＦＥＴＱＩ　６とＱ
１７の共通化されたドレイン電極は、端子ｖ４に結合さ
れる。上記スイッチＭＯ３ＦＥＴＱ１６は、端子ｖ４か
ら供給される信号を上記垂直走査線ＶＬ２に供給する。

また、スイッチＭＯ３ＦＥＴＱＩ　７は、上記端子■４
から供給される信号を水平信号線Ｈ３２を出力線■Ｓに
結合させるスイッチＭＯ３ＦＥＴＱ９のゲートに供給さ
れる。また、出力信号のハイレベルがスイッチＭＯ３Ｆ
ＥＴＱ１６、Ｑ１７によるしきい値電圧分だけ低下して
しまうのを防止するため、特に制限されないが、ＭＯ３
ＦＥＴＱＩ　６のゲートと、ＭＯ３ＦＥＴＱＩ　７の出
力側（ソース側）との間にキャパシタＣ２が設けられる
。これによって、上記同様なタイミングで端子■４の電
位を変化させることによりキャパシタＣ２によるプート
ストラップ作用によって上記ＭＯ３ＦＥＴＱ１６及びＱ
１６のゲート電圧を昇圧させることができる。

上記端子Ｖ３は、奇数番目の垂直走査線（水平信号線）
に対応した駆動用のスイッチＭＯ３ＦＥＴに対して共通
に設けられ、端子Ｖ４は偶数番目の垂直走査線（水平信
号線）に対して共通に設けられる。

以上のことから理解されるように、端子ｖ３とｖ４に択
一的にタイミング信号を供給すること及び上記インタレ
ースゲート回路ＩＴＧによる２行同時選択動作との組み
合わせによって、インタレースモードによる読み出し動
作が可能になる。例えば、奇数フィールドＦＡのとき、
端子Ｖ４をロウレベルにしておいて、端子Ｖ３に上記垂
直シフトレジスタＶＳＲの動作と同期したタイミング信
号を供給することによって、垂直走査線（水平信号線）
をＶＬＩ　（ＩＳＩ）、ＶＬ３　（Ｈ３３）の順に選択
することができる。また、偶数フィールドＦＢのとき、
端子ｖ３をロウレベルにしておいて、端子ｖ４に上記垂
直シフトレジスタＶＳＲの動作と同期したタイミング信
号を供給することによって、垂直走査線（水平信号線）
をＶＬ２（Ｈ３２）　、ＶＬ４　（Ｈ３４）の順に選択
することができる。

一方、上記端子ｖ３とｖ４を同時に上記同様にハイレベ
ルにすれば、上記インタレースゲート回路ＩＴＧからの
出力信号に応じて、２行同時走査を行うことができる。

この場合、上記のように２つのフィールド信号ＦＡとＦ
Ｂによる２つの画面毎に出力される２つの行の組み合わ
せが１行分上下にシフトされることに、より、空間的重
心の上下シフト、言い換えるならば、等価的なインクレ
ースモードが実現される。

さらに、例えばＦＢ信号のみをハイレベルにして、１つ
の垂直走査タイミングで、水平シフトレジスタＨ５Ｒを
２回動作させて、それに同期してＣＩＶ３と■４をハイ
レベルにさせることによって、ＶＬＩ、ＶＬ２．ＶＬ３
．ＶＬ４（７）順のようにノンインタレースモードでの
選択動作を実現できる。この場合、より高画質とするた
めに、水平シフトレジスタ）（ＳＲ及び垂直シフトレジ
スタ■ＳＨに供給されるクロックが２倍の周波数にされ
ることが望ましい。すなわち、端子Ｈ１とＨ２及び端子
ｖ１とｖ２から水平シフトレジスタ）（ＳＲ及び垂直シ
フトレジスタＶＳＲに供給されるクロック信号の周波数
を２倍の高い周波数にすることによって、１秒間に６０
枚の画像をノンインクレース方式により読み出すことが
できる。なお、端子１（ＩＮ及びＶＩＮは、上記シフト
レジスタＨ３Ｒ，ＶＳＲによってそれぞれシフトされる
入力信号を供給する端子であり、入力信号が供給された
時点からシフト動作が開始される。このため、上記イン
クレースゲート回路ＩＴＧ及び入力端子Ｖ３、ｖ４に供
給される入力信号の組み合わせによって、上記２行同時
読み出し、インクレース走査、ノンインクレース走査等
を行う場合には、出力信号の垂直方向の上下関係が逆転
せぬよう、上記シフトレジスタＶＳＲの入力信号の供給
の際に、タイミング的な配慮が必要である。

また、上記各垂直走査線ＶＬＩ及びそれに対応したスイ
ッチＭＯ５ＦＥＴＱ８のゲートと回路の接地電位点との
間には、リセット用ＭＯＳ　Ｆ　ＥＴＱＩＯとＱｌｌが
設けられる。これらのリセット用ＭＯＳＦＥＴＱＩ　Ｏ
とＱｌｌは、他の垂直走査線及びスイッチＭＯ３ＦＥＴ
に対応して設けられるリセット用ＭＯ３ＦＥＴと共通に
端子ｖ２から供給されるクロック信号を受けて、上記選
択状態の垂直走査線及びスイッチＭＯＳ　Ｆ　ＥＴのゲ
ート電位を高速にロウレベルに引き抜くものである。

この実施例では、前述のように感度可変機能を付加する
ために、感度制御用の垂直シフトレジスタＶ　Ｓ　ＲＥ
、インタレースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥ
が設けられる。これらの感度制御用の各回路は、特に制
限されないが、上記画素アレイＰＤに対して、左側に配
置される。これらの垂直シフトレジスタＶ　Ｓ　ＲＥ、
インクレースゲート回路ＩＴＧ及び駆動回路ＤＶＥは、
上記読み出し用の垂直シフトレジスタＶＳＲ，インタレ
ースゲート回路ＩＴＧ及び駆動回路ＤＶと同様な回路に
より構成される。端子ＶＩＥないしＶ４Ｂ及びＶＩＮＢ
並びにＦＡＥ、ＡＢＥからそれぞれ上記同様なタイミン
グ信号が供給される。この場合、上記読み出し用の垂直
シフトレジスタＶＳＲと上記感度可変用の垂直シフトレ
ジスタＶＳＲＥとを同期したタイミングでのシフト動作
を行わせるため、特に制限されないが、端子ＶＩＥとｖ
ｌ及びＶ２Ｅとｖ２には、同じクロック信号が供給され
る。したがって、上記端子ＶＩＥと■１及び■２Ｅとｖ
２とは、内部回路により共通化するものであってもよい
。上記のように独自の端子ＶＩＢ及びＶ２Ｅを設けた理
由は、この固体撮像装置を手動絞りや従来の機械的絞り
機能を持つテレビジョンカメラに適用可能にするための
ものである。このように感度可変動作を行わない場合、
上記端子ＶＩＥ及びＶ２Ｅを回路の接地電位のようなロ
ウレベルにすること等によって、上記垂直シフトレジス
タＶＳＲＥの無駄な消費電力の発生をおされるよう配慮
されている。

次に、この実施例の固体撮像装置における感度制御動作
を説明する。

説明を節単にするために、上記ノンインタレースモード
による垂直走査動作を例にして、以下説明する。例えば
、感度制御用の垂直シフトレジスタＶＳＲＥ、インタレ
ースゲート回路ＩＴＧＥ及び駆動回路ＤＶＥによって、
読み出し用の垂直シフトレジスタＶＳＲ，インクレース
ゲート回路ＩＴＧ及び駆動回路ＤＶによる第１行目（垂
直走査線ｖＬ１、水平信号線Ｈ３Ｉ）の読み出しに並行
して、第４行目（垂直走査線ＶＬ４、水平信号線！（Ｓ
４）の選択動作を行わせる。これによって、水平シフト
レジスタＨ３Ｒにより形成される水平走査線ＨＬＩ、Ｈ
Ｌ２等の選択動作に同期して、出力信号線ｖＳには第１
行目におけるフォトダイオードＤ１、Ｄ２等に蓄積され
た光信号が時系列的に読み出される。この読み出し動作
は、端子Ｓから負荷抵抗を介した上記光信号に対応した
電流の供給によって行われ、読み出し動作と同時にプリ
チャージ（リセット）動作が行われる。同様な動作が、
第４行目におけるフォトダイオードにおいても行われる
。この場合、上記のような感度可変用の走査回路（ＶＳ
ＲＥ、ＩＴＧＥ、ＤＶＥ）によって、第４行目の読み出
し動作は、ダミー出力線ＤＶＳに対して行われる。感度
制御動作のみを行う場合、端子ＲＶには端子Ｓと同じバ
イアス電圧が与えられている。これによって、第４行目
の各画素セルに既に蓄積された光信号の掃き出し、言い
換えるならば、リセット動作が行われる。

したがって、上記垂直走査動作によって、読み出し用の
垂直シフトレジスタＶＳＲ，インタレースゲート回路Ｉ
ＴＧ及び駆動回路ＤＶによる第４行目（垂直走査線ＶＬ
４、水平信号線Ｈ３４）の読み出し動作は、上記第１行
ないし第３行の読み出し動作の後に行われるから、第４
行目に配置される画素セルのフォトダイオードの蓄積時
間は、３行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタＶＳＲ
Ｅ、インタレースゲート回路ＩＴＧＥ及び駆動回路ＤＶ
Ｅによって、読み出し用の垂直シフトレジスタＶＳＲ、
インタレースゲート回路■ＴＧ及び駆動回路ＤＶによる
第１行目（垂直走査線ｖＬ１、水平信号ｖＡＨ３１）の
読み出しに並行して、第２行目（垂直走査線ＶＬ２、水
平信号線Ｈ３２）の選択動作を行わせる。これによって
、水平シフトレジスタＨ３Ｒにより形成される水平走査
線ＨＬＩ、ＨＬ２等の選択動作に同期して、出力信号線
ｖＳには第１行目におけるフォトダイオードＤ１、Ｄ２
等に蓄積された光信号が時系列的に読み出される。この
読み出し動作は、端子Ｓから負荷抵抗を介した上記光信
号に対応した電流の供給によって行われ、読み出し動作
と同時にプリチャージ（リセット）動作が行われる。同
様な動作が、第２行目におけるフォトダイオードＤ３、
Ｄ４等においても行われる。これによって、上記第１行
目の読み出し動作と並行して第２行目の各画素セルに既
に蓄積された光信号の掃き出し動作が行われる。したが
って、上記垂直走査動作によって、読み出し用の垂直シ
フトレジスタＶＳＲ、インタレースゲート回路ＩＴＧ及
び駆動回路ＤＶによる第２行目（垂直走査線ＶＬ２、水
平信号線）ｆｓ２）の読み出し動作は、上記第１行の読
み出し動作の後に行われるから、第２行目に配置される
画素セルのフォトダイオードの蓄積時間は、１行分の画
素セルの読み出し時間となる。これによって、上記の場
合に比べて、フォトダイオードの実質的な蓄積時間を１
／３に減少させること、言い換えるならば、感度を１／
３に低くできる。

上述のように、感度制御用の走査回路によって行われる
先行する垂直走査動作によってその行の画素セルがリセ
ットされるから、そのリセット動作から上記読み出し用
の走査回路による実際な読み出しが行われるまでの時間
が、フォトダイオードに対する蓄積時間とされる。した
がって、５２５行からなる画素アレイにあっては、上記
両垂直走査回路による異なるアドレス指定と共通の水平
走査回路による画素セルの選択動作によって、１行分の
読み出し時間を単位（最小）として最大５２５までの多
段階にわたる蓄積時間、言い換えるならば、５２５段階
にわたる感度の設定を行うことができる。ただし、受光
面照度の変化が、上記１画面を構成する走査時間に対し
て無視でき、実質的に一定の光がフォトダイオードに入
射しているものとする。なお、最大感度（５２５）は、
上記感度制御用の走査回路は非動作状態のときに得られ
る。

上記のような感度制御動作にあっては、画素信号の読み
出しと先行する垂直走査動作によるリセット動作とが並
行して行われる。このため、リセット動作のための画素
信号が、基板等を介した容量結合によって読み出し信号
に混合してしまう場合が生じる。このような容量結合が
生じると、読み出し画素信号にはテレビジョン受像機に
おけるゴーストのようなノイズが生じて画質を劣化させ
てしまう。

そこで、この実施例では、上記水平走査線ＨＬ１、ＨＬ
２等に対して、ダイオード接続されたＭＯ３ＦＥＴＱ３
０．３１等を介して外部端子ＳＰから強制的に全水平走
査線を選択状態にさせる機能を付加する。すなわち、上
記端子ＳＰをハイレベルにすると、水平シフトレジスタ
Ｈ３Ｒの動作に無関係に、ダイオード形態のＭＯ３ＦＥ
ＴＱ３Ｑ、Ｑ３１等が全てオン状態になって全水平走査
線ＨＬ１．ＨＩ、２等にハイレベルを供給して選択状態
にさせることができる。また、上記ダイオード形態のＭ
Ｏ３ＦＥＴＱ３０．Ｑ３１等のような一方向性素子を介
して上記選択レベルを供給するものであるため、上記端
子ＳＰをロウレベルにすれば、上記ＭＯ３ＦＥＴＱ３０
．Ｑ３１等はオフ状態を維持する。これによって、上記
のような強制的な同時選択回路を設けても、水平シフト
レジスタＨＳ　Ｒのシフト動作に従った水平走査線ＨＬ
１、ＨＬ２等が時系列的に選択レベルにされる動作の妨
げになることはない。なお、水平シフトレジスタＨ３Ｒ
が、ダイナミック型回路により構成される等によって、
上記のような強制的な水平走査線ＨＬ１．ＨＬ２等の選
択レベルによってそのシフト動作に悪影響が生じるなら
、上記選択レベルが水平シフトレジスタＨ３Ｒの内部に
伝わらないようなスイッチ回路等が付加される。

上記水平走査ｍＨＬ１．ＨＬ２等の同時選択動作を後述
するような水平帰線期間により行われるとともに、上記
先行する垂直走査を開始させる。

これにより、上記リセットさせるべき行の全画素の信号
を予め強制的にリセットさせることができる。したがっ
て、上記水平シフトレジスタＨ３Ｒによる水平走査線の
選択動作に伴い画素信号の読み出しにおいて、先行する
行からは実質的に画素信号が出力されない。これによっ
て、上記基板等を介した容量結合が存在しても読み出し
信号には上述のようなノイズが現れない。

第２図には、上記固体撮伸、装置を用いた、自動絞り機
能を持つ撮像装置の一実施例のブロック図が示されてい
る。

固体撮像装置ＭＩＤは、上記第１図に示したような感度
可変機能を持つものである。この固体撮像装置ＭＩＤか
ら出力される読み出し信号は、プリアンプによって増幅
される。この増幅信号Ｖｏｕ乞は、一方において図示し
ない信号処理回路に供給され、例えばテレビジョン用の
画像信号とされる。上記増幅信号Ｖｏｕｔは、他方にお
いて自動絞り制御用に利用される。すなわち、上記増幅
信号Ｖｏｕｔは、ロウバスフィルタＬＰＦに供給され、
その平均的な信号レベルに変換される。この信号は、特
に制限されないが、検波図！ＤＥＴに供給され、ここで
直流信号化される。感度制御回路は、上記検波回路ＤＥ
Ｔの出力信号を受けて、所望の絞り量とを比較して、最
適絞り量に対応した制御信号を形成する。すなわち、感
度制御回路は、固体撮像装置ＭＩＤに前述のような走査
タイミングを制御するクロック信号を供給する駆動回路
からの信号ＶＩＮ、及びＶｌ等を受けて、固体撮像装置
ＭＩＤの読み出しタイミングを参照して、それに実質的
に先行する信号ＶＩＮＥを形成する。すなわち、上記タ
イミング信号ＶＩＮを基準にして、必要な絞りＮ（感度
）に対応した先行するタイミング信号ＶＩＮＥを形成す
るものであるため、実際には上記タイミング信号ＶＩＮ
に遅れて信号■ＩＮＥが形成される。しかしながら、繰
り返し走査が行われるため、上記信号ＶＩＮＥからみる
と、次の画面の走査では信号ＶＩＮが遅れるものとされ
る。すなわち、タイミング信号ＶＩＮに対して１行分遅
れてタイミング信号ＶＴＮＥを発生すると、次の走査画
面では、タイミング信号ＶＩＮＢは、タイミング信号Ｖ
ＩＮに対して５２４行分先行するタイミング信号とみな
される。上記タイミング信号ＶＩＮ及びＶＩＮＥによっ
て、各垂直シフトレジスタＶＳＲ及びＶＳＲＥのシフト
動作が開始されるから、前述のような感度可変動作が行
われる。

感度制御回路は、例えば電圧比較回路によって所望の絞
り量に相当する基準電圧と、上記検波回路ＤＥＴからの
出力電圧とを比較して、その大小に応じて、１段階づつ
絞り量を変化させる。または、応答性を高くするために
、上記５２５段階の絞り貴を２値化信号に対応させてお
いて、その最上位ビットから上記電圧比較回路の出力信
号に応じて決定する。例えば、約１／２の絞り量（感度
２５６）を基準にして、検波回路ＤＥＴの信号が基準電
圧より大きいときには１／４（感度１２８）に、小さい
ときには３／４（感度３８４）とし、以下、それぞれの
半分づつの絞り量を決定する。これによって、感度５２
５段階の中から１つの最適絞り塗を１０回の設定動作に
よって得ることができる。上記絞り量の設定動作、言い
換えるならば、感度制御用の垂直シフトレジスタＶＳＲ
Ｅの初期設定動作（ＶＩＮＢ）を垂直帰線期間において
行うものとすると、１０枚分の画面からの読み出し信号
動作に応じて最適絞り量の設定を行うことができる。

また、特に制限されないが、感度制御回路は、水平帰線
期間において上記強制リセット動作のための信号ＳＰを
発生させる。これに応じて感度制御回路は、水平帰線期
間に入ると先行する行の垂直選択信号を発生させるもの
である。

この実施例の撮像装置では、感度可変機能が固体撮像袋
ＷＭ　Ｉ　Ｄに内蔵されていること、及びその読み出し
出力信号のレベルを判定して、電気的に上記感度を制御
するものであるため、上記感度制御回路も半導体集積回
路等により構成できるから、装置の小型軽量化及び高耐
久性を図ることができる。

第３図には、上記固体撮像装置の読み出し動作の一実施
例のタイミング図が示されている。

例えば、垂直走査ＶＡｖＬ１がハイレベルのとき、第１
行目の読み出し動作が水平走査線ＨＬＩないしＨｔ、　
ｍが時系列的に＋Ｉｉσ次ハイレベルにされることによ
って行われる。すなわち、このようにして次々に選択さ
れる画素セルのフォトダイオードに蓄積された光信号に
対応した電流が流れることによって、その画素セルから
の読み出し動作と、次の読み出し動作のためのリセット
（プリチャージ）動作とが同時に行われる。上記光電流
を負荷抵抗に流すことによって形成される電圧信号は、
第２図に示したプリアンプによって増幅されて出力され
る。上記同様に、先行する垂直走査線ＶＬｎがハイレベ
ルのとき、第ｎ行目のリセット動作が上記水平走査線Ｈ
Ｉ、工ないしＨＴ、ｍの時系列的の選択動作に応じて行
われる。

上記一対の行（１、ｎ）に対する読み出しとリセット動
作が終了すると、水平帰線期間に入る。

この水平帰線期間において上記垂直走査線ＶＬＩとＶＬ
ｎはハイレベルからロウレベルにされ、非選択状態に切
り換えられる。そして、端子ＲＰがハイレベルにされ、
第１図の各リセット用ＭＯ３ＦＥＴＱ２７、Ｑ２９等を
オン状態にする。これによって、非選択状態の水平信号
線Ｈ３２等に発生した前述したような偽信号のリセット
が行われる。また、端子ＳＰがハイレベルにされ、全水
平走査線ＨＬＩ〜Ｔ（Ｌｍは強制的に選択レベルにされ
る。このとき、感度制御のために先行する次の行に対応
した垂直走査線ＶＬｎ＋１もハイレベルの選択状態にさ
れる。したがって、上記感度設定のための垂直走査線Ｖ
ｌ、ｎ−１−１に対応した１行分の全画素の読み出しく
リセット）が行われる。

これにより、上記水平帰線期間が終了して次の第２行目
の読み出し動作に入ると、水平走査線ＨＬ１ないしＨＬ
ｍが時系列的に順次ハイレベルにされ、水平信号線Ｈ３
２には上記のような読み出し信号が得られる。このとき
、先行する第ｆｉ＋１行目の水平信号＆％Ｈ３ｎ＋１に
は、上記の強制リセットの直後であることから信号が得
られない。

仮に得られたとしても極めて微小な信号であるため無視
することができる。したがって、上記両水平信号線（Ｈ
５１，Ｈ３ｎ＋１）間に基板等を介した容量結合が存在
しても、上記リセ７）動作に伴う掃き出し信号が上記読
み出し信号側にリークすることがない、したがって、上
記のような水平帰線期間での強制的なリセット動作によ
って高画質の読み出し信号を得ることができる。

上記の実施例から得られる作用効果は、下記の通りであ
る。

（１に次元状に配列された複数個の画素セルの信号を時
系列的に出力させる第１の走査回路と、上記第１の走査
回路による垂直走査方向の選択アドレスと独立したアド
レスにより垂直走査方向の選択動作を行う第２の走査回
路とを設けて、上記第２の走査回路を先行させて動作さ
せることによって感度可変を可能にするとともに、上記
二次元状に配列された画素セルの水平走査方向の選択を
行う水平走査線に対して全てを強制的に同時選択状態に
させる外部端子を設け、上記第２の走査回路と外部端子
からの同時選択信号によって、先行する行の全画素信号
を水平帰線期間内にリセット（掃き出させる）させるこ
とができる。これによって、先行する垂直走査線に対応
する水平信号線には実質的な画素信号が生じないように
することができるから読み出し画素信号に対するカップ
リングノイズを防止できるという効果が得られる。

（２）二次元状に配列された複数個の画素セルの信号を
時系列的に出力させる第１の走査回路に加えて、上記第
１の走査回路による垂直走査方向の選択アドレスと独立
したアドレスにより垂直走査方向の一選択動作を行う第
２の走査回路を設け、上記第２の走査回路によって第１
の走査回路による垂直走査に対して先行する垂直走査を
行わせることによって、上記２つの垂直走査の時間差に
応じて光電変換素子の蓄積時間を制御することが可能と
なるという効果が得られる。

（３）上記（１）及び（２）により、高画質を維１らつ
、感度可変機能を持つ固体撮像装置を得ることができる
という効果が得られる。

以上本発明者によつてなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の実施例
回路において、インタレースゲート回路や駆動回路は、
その走査方式に応じて種々の実施形態を採ることができ
る。また、先行する行の垂直走査線は、水平帰線期間の
み選択状態にするものであってもよい、この場合には、
読み出しを行うべき行に対応した水平信号しか読み出し
信号が出力されないから、前記のような容量結合による
ノイズの発生を完全に防止することができる。

この発明に係る固体撮像装置は、動画や静止画の撮影に
広く利用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、二次元状に配列された複数個の画素セルの
信号を時系列的に出力させる第１の走査回路と、上記第
１の走査回路による垂直走査方向の選択アドレスと独立
したアドレスにより垂直走査方向の選択動作を行う第２
の走査回路とを設けて、感度可変を可能にするとともに
、上記二次元状に配列された画素セルの水平走査方向の
選択を行う水平走査線に対して全てを強制的に同時選択
状態にさせる外部端子を設け、上記第２の走査回路と外
部端子からの同時選択信号によって、先行する行の全画
素信号を水平帰線期間内にリセット（掃き出させる）さ
せる。これによって、先行する垂直走査線に対応する水
平信号線には実質的な画素信号が生じないようにするこ
とができるから読み出し画素信号に対するカンプリング
ノイズを防止できる。

【図面の簡単な説明】

第１図は、この発明に係る固体撮像装置の一実施例を示
す要仲回路図、 第２図は、上記固体撮像装置を用いた撮像装置の一実施
例を示すブロック図く 第３図は、上記固体撮像装置の動作の一例を説明するた
めのタイミング図である。

Claims (1)

1. 【特許請求の範囲】 １、二次元状に配列された複数個の画素セルの信号を時
   系列的に出力させる第１の走査回路と、上記第１の走査
   回路による垂直走査方向の選択アドレスと独立したアド
   レスにより垂直走査方向の選択動作を行う第２の走査回
   路と、上記二次元状に配列された画素セルの水平走査方
   向の選択を行う水平走査線に対して全てを強制的に同時
   選択状態にさせる外部端子とを含むことを特徴とする固
   体撮像装置。 ２、上記固体撮像装置を構成する上記二次元状に配置さ
   れる画素セルは、光電変換素子と垂直走査線にその制御
   端子が結合されるスイッチ素子及び水平走査線にその制
   御端子が結合されるスイッチ素子からなり、同じ行に配
   置された画素セルの出力ノードは水平信号線に共通に結
   合され、上記垂直走査線にはその制御端子が結合され上
   記水平信号線を一対の出力信号線に結合させる一対のス
   イッチ素子が設けられ、上記第１の走査回路に含まれる
   垂直シフトレジスタと上記第２の走査回路を構成する垂
   直シフトレジスタは上記垂直走査線の両端に設けられる
   上記一対のスイッチ素子に対応してそれぞれ配置され、
   上記水平走査線はダイオード形態にされたＭＯＳＦＥＴ
   を介して外部端子から供給される同時選択信号が供給さ
   れるものであることを特徴とする特許請求の範囲第１項
   記載の固体撮像装置。 ３、上記外部端子から供給される同時選択信号は水平帰
   線期間において供給され、上記第２の走査回路を構成す
   るシフトレジスタは上記水平帰線期間において次の水平
   走査動作に対応する選択信号を送出するものであること
   を特徴とする特許請求の範囲第１又は第２項記載の固体
   撮像装置。