JPH04293372A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像装置に関す
るもので、例えば、光電変換素子により形成される画素
信号をＭＯＳＦＥＴ（絶縁ゲート形電界効果トランジス
タ）を介して取り出し、感度可変機能が付加された固体
撮像素子を用いたものに利用して有効な技術に関するも
のである。

【０００２】

【従来の技術】感度可変機能を付加したＭＯＳ形固体撮
像素子が公知である。この固体撮像素子は、感度可変用
の垂直走査回路を持ち、その垂直走査回路に先行して垂
直走査動作を行わせることにより、実際の読み出し用の
垂直走査に対する時間差を制御して、フォトダイオード
の実際の蓄積時間を制御する。このような感度可変機能
を持つＭＯＳ形固体撮像素子に関しては、例えば特開昭
６３−３７７８１号公報がある。

【０００３】

【発明が解決しようとする課題】上記の固体撮像素子を
用いた撮像装置にあっては、１Ｈ（水平走査時間）を最
小ステップとして感度の制御を行うものである。また、
固体撮像素子の感度制御回路は、電源投入直後にはその
感度を最小感度から最適感度に制御する。このような感
度制御により画面がフェードインのように変化して見易
くなるからである。しかしながら、比較的暗い照度のも
とでの撮影開始においては、最小感度から最大感度まで
１Ｈづつ変化させることになり、８ないし９秒のように
比較的長時間を費やすことになってしまう。したがって
、このような条件での撮影では、最初の撮影画面が光量
不足の暗い画面が数秒続くことになってしまう。また、
目標レベルを中心にして常に１Ｈ分の感度が上下するこ
ととなり、画面にチラツキが生じてしまう。この発明の
目的は、応答性の改善と安定した出力信号が得られる固
体撮像装置を提供することにある。この発明の前記なら
びにそのほかの目的と新規な特徴は、本明細書の記述お
よび添付図面から明らかになるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、感度可変機能を持つ固体撮
像素子の読み出し信号と目標レベルを含むハイレベルと
ロウレベルの２つの基準信号と比較して、読み出し信号
が両レベルの範囲内に入るよう制御信号を形成する感度
制御回路において、読み出し信号レベルが上記不感帯に
入ると自動利得制御回路の動作を有効として読み出し信
号のレベルを目標レベルに一致させる。

【０００５】

【作用】上記した手段によれば、１ステッブ当たり複数
水平期間に相当する信号蓄積時間を変化させることによ
り応答性が改善できるととに、読み出し信号が不感帯に
入ると自動利得制御回路の動作が有効にされるため、実
質的な２つの感度制御回路が同時に働くことがないから
安定した映像出力信号を得ることができる。

【０００６】

【実施例】図３には、この発明に用いられる感度可変機
能を持つＴＳＬ（ＴｒａｎｓｖｅｒｓａｌＳｉｇｎａｌ
　Ｌｉｎｅ）方式の固体撮像素子の一実施例の要部回路
図が示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術によって、特に制限されないが、単
結晶シリンコンのような１個の半導体基板上において形
成される。同図の主要なブロックは、実際の半導体集積
回路装置における幾何学的な配置に合わせて描かれてい
る。

【０００７】画素アレイＰＤは、４行、２列分が代表と
して例示的に示されている。但し、図面が複雑化されて
しまうのを防ぐために、上記４行分のうち、２行分の画
素セルに対してのみ回路記号が付加されている。１つの
画素セルは、フォトダイオードＤ１と垂直走査線ＶＬ１
にそのゲートが結合されたスイッチＭＯＳＦＥＴＱ１と
、水平走査線ＨＬ１にそのゲートが結合されたスイッチ
ＭＯＳＦＥＴＱ２の直列回路から構成される。上記フォ
トダイオードＤ１及びスイッチＭＯＳＦＥＴＱ１，Ｑ２
からなる画素セルと同じ行（水平方向）に配置される他
の同様な画素セル（Ｄ２，Ｑ３，Ｑ４）等の出力ノード
は、同図において横方向に延長される水平信号線ＨＳ１
に結合される。他の行についても上記同様な画素セルが
同様に結合される。例示的に示されている水平走査線Ｈ
Ｌ１は、同図において縦方向に延長され、同じ列に配置
される画素セルのスイッチＭＯＳＦＥＴＱ２，Ｑ６等の
ゲートに共通に結合される。他の列に配置される画素セ
ルも上記同様に対応する水平走査線ＨＬ２等に結合され
る。

【０００８】この実施例では、固体撮像素子に対して実
質的な電子式の自動絞り機能を付加するため、言い換え
るならば、フォトダイオードに対する実質的な蓄積時間
を可変にするため、上記画素アレイを構成する水平信号
線ＨＳ１ないしＨＳ４等の両端に、それぞれスイッチＭ
ＯＳＦＥＴＱ８、Ｑ９及びＱ２６、Ｑ２８が設けられる
。右端側に配置される上記スイッチＭＯＳＦＥＴＱ８、
Ｑ９は、上記水平信号線ＨＳ１，ＨＳ２をそれぞれ縦方
向に延長される出力線ＶＳに結合させる。この出力線Ｖ
Ｓは、端子Ｓに結合され、この端子Ｓを介して外部に設
けられるプリアンプの入力に読み出し信号が伝えられる
。また、左端側に配置される上記スイッチＭＯＳＦＥＴ
Ｑ２６、Ｑ２８は、上記水平信号線ＨＳ１，ＨＳ２をそ
れぞれ縦方向に延長されるダミー（リセット）出力線Ｄ
ＶＳに結合させる。この出力線ＤＶＳは、特に制限され
ないが、端子ＲＶに結合される。これによって必要なら
上記ダミー出力線ＤＶＳの信号を外部端子ＲＶから送出
できるようにしている。

【０００９】この実施例では、特に制限されないが、上
記各行の水平信号線ＨＳ１ないしＨＳ４には、端子ＲＰ
から水平帰線期間において供給されるリセット信号によ
ってオン状態にされるスイッチＭＯＳＦＥＴＱ２７、Ｑ
２９等が設けられる。これらのＭＯＳＦＥＴＱ２７、Ｑ
２９等のオン状態によって、外部端子ＲＶから上記ダミ
ー出力線ＤＶＳを介して一定のバイアス電圧（図示せず
）が各水平信号線ＨＳ１ないしＨＳ４に与えられる。 上記のようなリセット用ＭＯＳＦＥＴＱ２７、Ｑ２９等
が設けられる理由は、次の通りである。上記水平信号線
ＨＳ１ないしＨＳ４に結合されるスイッチＭＯＳＦＥＴ
のドレイン等の半導体領域も感光性を持つことがあり、
このような寄生フォトダイオードにより形成される偽信
号（スメア，ブルーミング）が、非選択時にフローティ
ング状態にされる水平信号線に蓄積される。そこでこの
実施例では、上述のように水平帰線期間を利用して、全
ての水平信号線ＨＳ１ないしＨＳ４を上記所定のバイア
ス電圧にリセットするものである。これにより、選択さ
れる水平信号線に関しては、常に上記偽信号をリセット
した状態から画素信号を取り出すものであるため、出力
される画像信号に含まれる偽信号を大幅に低減できる。 上記水平走査線ＨＬ１ないしＨＬ２等には、水平シフト
レジスタＨＳＲにより形成された水平走査信号が供給さ
れる。上記画素アレイＰＤにおける垂直選択動作（水平
走査動作）を行う走査回路は、次の各回路により構成さ
れる。

【００１０】この実施例では、上記画素アレイＰＤの水
平信号線ＨＳ１ないしＨＳ４等の両端に、一対のスイッ
チＭＯＳＦＥＴＱ８、Ｑ９等及びスイッチＭＯＳＦＥＴ
Ｑ２６、Ｑ２８等が設けられることに対応して一対の走
査回路が設けられる。この実施例では、産業用途にも適
用可能とするため、インタレースモードの他に選択的な
２行同時走査、ノンインタレースモードでの走査を可能
にしている。画素アレイＰＤの右側には、次のような走
査回路が設けられる。垂直シフトレジスタＶＳＲは、読
み出し用に用いられる出力信号ＳＶ１，ＳＶ２等を形成
する。これらの出力信号ＳＶ１，ＳＶ２等は、インタレ
ースゲート回路ＩＴＧ及び駆動回路ＶＤを介して上記垂
直走査線ＶＬ１ないしＶＬ４及びスイッチＭＯＳＦＥＴ
Ｑ８，Ｑ９等のゲートに供給される。

【００１１】上記インタレースゲート回路ＩＴＧは、イ
ンタレースモードでの垂直選択動作（水平走査動作）を
行うため、第１（奇数）フィールドでは、垂直走査線Ｖ
Ｌ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１、Ｖ
Ｌ２とＶＬ３の組み合わせで同時選択される。すなわち
、奇数フィールド信号ＦＡによって制御されるスイッチ
ＭＯＳＦＥＴＱ１８により、垂直シフトレジスタＶＳＲ
の出力信号ＳＶ１は、水平信号線ＨＳ１を選択する垂直
走査線ＶＬ１に出力される。同様に、信号ＦＡによって
制御されるスイッチＭＯＳＦＥＴＱ２０とＱ２２によっ
て、垂直シフトレジスタＶＳＲの出力信号ＳＶ２は、水
平信号線ＨＳ２とＨＳ３を同時選択するよう垂直走査線
ＶＬ２とＶＬ３に出力される。以下同様な順序の組み合
わせからなる一対の水平信号線の選択信号が形成される
。

【００１２】第２（偶数）フィールドでは、垂直走査線
ＶＬ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１と
ＶＬ２及びＶＬ３とＶＬ４の組み合わせで同時選択され
る。すなわち、偶数フィールド信号ＦＢによって制御さ
れるスイッチＭＯＳＦＥＴＱ１９とＱ２１により、垂直
シフトレジスタＶＳＲの出力信号ＳＶ１は、水平信号線
ＨＳ１とＨＳ２を選択する垂直走査線ＶＬ１とＶＬ２に
出力される。同様に、信号ＦＢによって制御されるスイ
ッチＭＯＳＦＥＴＱ２３とＱ２５によって、垂直シフト
レジスタＶＳＲの出力信号ＳＶ２は、水平信号線ＨＳ３
とＨＳ４を同時選択するよう垂直走査線ＶＬ３とＶＬ４
に出力される。以下同様な順序の組み合わせからなる一
対の水平信号線の選択信号が形成される。

【００１３】上記のようなインタレースゲート回路ＩＴ
Ｇと、次の駆動回路ＤＶとによって、以下に説明するよ
うな複数種類の水平走査動作が実現される。上記１つの
垂直走査線ＶＬ１に対応されたインタレースゲート回路
ＩＴＧからの出力信号は、スイッチＭＯＳＦＥＴＱ１４
とＱ１５のゲートに供給される。これらのスイッチＭＯ
ＳＦＥＴＱ１４とＱ１５の共通化されたドレイン電極は
、端子Ｖ３に結合される。上記スイッチＭＯＳＦＥＴＱ
１４は、端子Ｖ３から供給される信号を上記垂直走査線
ＶＬ１に供給する。また、スイッチＭＯＳＦＥＴＱ１５
は、上記端子Ｖ３から供給される信号を水平信号線ＨＳ
１を出力線ＶＳに結合させるスイッチＭＯＳＦＥＴＱ８
のゲートに供給される。また、出力信号のハイレベルが
スイッチＭＯＳＦＥＴＱ１４、Ｑ１５によるしきい値電
圧分だけ低下してしまうのを防止するため、特に制限さ
れないが、ＭＯＳＦＥＴＱ１４のゲートと、ＭＯＳＦＥ
ＴＱ１５の出力側（ソース側）との間にキャパシタＣ１
が設けられる。これによって、インタレースゲート回路
ＩＴＧからの出力信号がハイレベルにされるとき、端子
Ｖ３の電位をロウレベルにしておいてキャパシタＣ１に
プリチャージを行う。この後、端子Ｖ３の電位をハイレ
ベルにすると、キャパシタＣ１によるブートストラップ
作用によって上記ＭＯＳＦＥＴＱ１４及びＱ１５のゲー
ト電圧を昇圧させることができる。

【００１４】上記垂直走査線ＶＬ１に隣接する垂直走査
線ＶＬ２に対応されたインタレースゲート回路ＩＴＧか
らの出力信号は、スイッチＭＯＳＦＥＴＱ１６とＱ１７
のゲートに供給される。これらのスイッチＭＯＳＦＥＴ
Ｑ１６とＱ１７の共通化されたドレイン電極は、端子Ｖ
４に結合される。上記スイッチＭＯＳＦＥＴＱ１６は、
端子Ｖ４から供給される信号を上記垂直走査線ＶＬ２に
供給する。スイッチＭＯＳＦＥＴＱ１７は、上記端子Ｖ
４から供給される信号を水平信号線ＨＳ２を出力線ＶＳ
に結合させるスイッチＭＯＳＦＥＴＱ９のゲートに供給
される。出力信号のハイレベルがスイッチＭＯＳＦＥＴ
Ｑ１６、Ｑ１７によるしきい値電圧分だけ低下してしま
うのを防止するため、特に制限されないが、ＭＯＳＦＥ
ＴＱ１６のゲートとＭＯＳＦＥＴＱ１７の出力側（ソー
ス側）との間にキャパシタＣ２が設けられる。これによ
って、上記同様なタイミングで端子Ｖ４の電位を変化さ
せることによりキャパシタＣ２によるブートストラップ
作用によって上記ＭＯＳＦＥＴＱ１６及びＱ１６のゲー
ト電圧を昇圧させることができる。

【００１５】上記端子Ｖ３は、奇数番目の垂直走査線（
水平信号線）に対応した駆動用のスイッチＭＯＳＦＥＴ
に対して共通に設けられ、端子Ｖ４は偶数番目の垂直走
査線（水平信号線）に対して共通に設けられる。以上の
ことから理解されるように、端子Ｖ３とＶ４に択一的に
タイミング信号を供給すること及び上記インタレースゲ
ート回路ＩＴＧによる２行同時選択動作との組み合わせ
によって、インタレースモードによる読み出し動作が可
能になる。例えば、端子ＦＡがハイレベルにされる奇数
フィールドのとき、端子Ｖ４をロウレベルにしておいて
、端子Ｖ３に上記垂直シフトレジスタＶＳＲの動作と同
期したタイミング信号を供給することによって、垂直走
査線（水平信号線）をＶＬ１（ＨＳ１）、ＶＬ３（ＨＳ
３）の順に選択することができる。また、端子ＦＢがハ
イレベルにされる偶数フィールドのとき、端子Ｖ３をロ
ウレベルにしておいて、端子Ｖ４に上記垂直シフトレジ
スタＶＳＲの動作と同期したタイミング信号を供給する
ことによって、垂直走査線（水平信号線）をＶＬ２（Ｈ
Ｓ２）、ＶＬ４（ＨＳ４）の順に選択することができる
。

【００１６】上記端子Ｖ３とＶ４を同時に上記同様にハ
イレベルにすれば、上記インタレースゲート回路ＩＴＧ
からの出力信号に応じて、２行同時走査を行うことがで
きる。この場合、上記のように２つのフィールド信号Ｆ
ＡとＦＢによる２つの画面毎に出力される２つの行の組
み合わせが１行分上下にシフトされることにより、空間
的重心の上下シフト、言い換えるならば、等価的なイン
タレースモードが実現される。

【００１７】例えば端子ＦＢのみをハイレベルにして、
１つの垂直走査タイミングで水平シフトレジスタＨＳＲ
を２回動作させて、それに同期して端子Ｖ３とＶ４をハ
イレベルにさせることによって、ＶＬ１，ＶＬ２，ＶＬ
３，ＶＬ４の順のようにノンインタレースモードでの選
択動作を実現できる。この場合、より高画質とするため
に、水平シフトレジスタＨＳＲ及び垂直シフトレジスタ
ＶＳＲに供給されるクロックが２倍の周波数にされるこ
とが望ましい。すなわち、端子Ｈ１とＨ２及び端子Ｖ１
とＶ２から水平シフトレジスタＨＳＲ及び垂直シフトレ
ジスタＶＳＲに供給されるクロック信号の周波数を２倍
の高い周波数にすることによって、１秒間に６０枚の画
像をノンインタレース方式により読み出すことができる
。なお、端子ＨＩＮ及びＶＩＮは、上記シフトレジスタ
ＨＳＲ，ＶＳＲによってそれぞれシフトされる入力信号
を供給する端子であり、入力信号が供給された時点から
シフト動作が開始される。このため、上記インタレース
ゲート回路ＩＴＧ及び入力端子Ｖ３，Ｖ４に供給される
入力信号の組み合わせによって、上記２行同時読み出し
、インタレース走査、ノンインタレース走査等を行う場
合には、出力信号の垂直方向の上下関係が逆転せぬよう
、上記シフトレジスタＶＳＲの入力信号の供給の際に、
タイミング的な配慮が必要である。

【００１８】上記各垂直走査線ＶＬ１及びそれに対応し
たスイッチＭＯＳＦＥＴＱ８のゲートと回路の接地電位
点との間には、リセット用ＭＯＳＦＥＴＱ１０とＱ１１
が設けられる。これらのリセット用ＭＯＳＦＥＴＱ１０
とＱ１１は、他の垂直走査線及びスイッチＭＯＳＦＥＴ
に対応して設けられるリセット用ＭＯＳＦＥＴと共通に
端子Ｖ２から供給される信号を受けて、上記選択状態の
垂直走査線及びスイッチＭＯＳＦＥＴのゲート電位を高
速にロウレベルに引き抜くものである。

【００１９】この実施例では、前述のように感度可変機
能を付加するために、感度制御用の垂直シフトレジスタ
ＶＳＲＥ、インタレースゲート回路ＩＴＧＥ及び駆動回
路ＤＶＥが設けられる。これらの各回路は、上記読み出
し用の垂直走査を行う各回路と同様な構成にされるもの
であり、同図では各回路を１つのブラックボックスによ
り表している。これらの感度制御用の各回路は、特に制
限されないが、上記画素アレイＰＤに対して、左側に配
置される。端子Ｖ１ＥないしＶ４Ｅ及びＶＩＮＥ並びに
ＦＡＥ，ＡＢＥからそれぞれ上記読よ出し用の垂直走査
回路と同様なタイミング信号が供給される。この場合、
上記読み出し用の垂直シフトレジスタＶＳＲと上記感度
可変用の垂直シフトレジスタＶＳＲＥとを同期したタイ
ミングでのシフト動作を行わせるため、特に制限されな
いが、端子Ｖ１ＥとＶ１及びＶ２ＥとＶ２には、同じク
ロック信号が供給される。したがって、上記端子Ｖ１Ｅ
とＶ１及びＶ２ＥとＶ２とは、内部回路により共通化す
るものであってもよい。上記のように独自の端子Ｖ１Ｅ
及びＶ２Ｅを設けた理由は、この固体撮像装置を手動絞
りや従来の機械的絞り機能を持つテレビジョンカメラに
適用可能にするためのものである。このように感度可変
動作を行わない場合、上記端子Ｖ１Ｅ及びＶ２Ｅを回路
の接地電位のようなロウレベルにすること等によって、
上記垂直シフトレジスタＶＳＲＥの無駄な消費電力の発
生をおされるよう配慮されている。

【００２０】次に、上記の実施例の固体撮像素子におけ
る感度制御動作を説明する。説明を簡単にするために、
上記ノンインタレースモードによる垂直走査動作を例に
して、以下に説明する。例えば、感度制御用の垂直シフ
トレジスタＶＳＲＥ、インタレースゲート回路ＩＴＧＥ
及び駆動回路ＤＶＥによって、読み出し用の垂直シフト
レジスタＶＳＲ、インタレースゲート回路ＩＴＧ及び駆
動回路ＤＶによる第１行目（垂直走査線ＶＬ１、水平信
号線ＨＳ１）の読み出しに並行して、第４行目（垂直走
査線ＶＬ４、水平信号線ＨＳ４）の選択動作を行わせる
。これによって、水平シフトレジスタＨＳＲにより形成
される水平走査線ＨＬ１，ＨＬ２等の選択動作に同期し
て、出力信号線ＶＳには第１行目におけるフォトダイオ
ードＤ１、Ｄ２等に蓄積された光信号が時系列的に読み
出される。この読み出し動作は、端子Ｓから負荷抵抗を
介した上記光信号に対応した電流の供給によって行われ
、読み出し動作と同時にプリチャージ（リセット）動作
が行われる。

【００２１】同様な動作が、第４行目におけるフォトダ
イオードにおいても行われる。この場合、上記のような
感度可変用の垂直走査回路（ＶＳＲＥ，ＩＴＧＥ、ＤＶ
Ｅ）によって、第４行目の読み出し動作は、ダミー出力
線ＤＶＳに対して行われる。感度制御動作のみを行う場
合、端子ＲＶには端子Ｓと同じバイアス電圧が与えられ
ている。これによって、第４行目の各画素セルに既に蓄
積された光信号の掃き出し、言い換えるならば、リセッ
ト動作が行われる。したがって、上記垂直走査動作によ
って、読み出し用の垂直シフトレジスタＶＳＲ、インタ
レースゲート回路ＩＴＧ及び駆動回路ＤＶによる第４行
目（垂直走査線ＶＬ４、水平信号線ＨＳ４）の読み出し
動作は、上記第１行ないし第３行の読み出し動作の後に
行われるから、第４行目に配置される画素セルのフォト
ダイオードの蓄積時間は、３行分の画素セルの読み出し
時間となる。

【００２２】上記に代えて、感度制御用の垂直シフトレ
ジスタＶＳＲＥ、インタレースゲート回路ＩＴＧＥ及び
駆動回路ＤＶＥによって、読み出し用の垂直シフトレジ
スタＶＳＲ、インタレースゲート回路ＩＴＧ及び駆動回
路ＤＶによる第１行目（垂直走査線ＶＬ１、水平信号線
ＨＳ１）の読み出しに並行して、第２行目（垂直走査線
ＶＬ２、水平信号線ＨＳ２）の選択動作を行わせる。こ
れによって、水平シフトレジスタＨＳＲにより形成され
る水平走査線ＨＬ１，ＨＬ２等の選択動作に同期して、
出力信号線ＶＳには第１行目におけるフォトダイオード
Ｄ１、Ｄ２等に蓄積された光信号が時系列的に読み出さ
れる。この読み出し動作は、端子Ｓから負荷抵抗を介し
た上記光信号に対応した電流の供給によって行われ、読
み出し動作と同時にプリチャージ（リセット）動作が行
われる。同様な動作が、第２行目におけるフォトダイオ
ードＤ３、Ｄ４等においても行われる。これによって、
上記第１行目の読み出し動作と並行して第２行目の各画
素セルに既に蓄積された光信号の掃き出し動作が行われ
る。

【００２３】したがって、上記垂直走査動作によって、
読み出し用の垂直シフトレジスタＶＳＲ、インタレース
ゲート回路ＩＴＧ及び駆動回路ＤＶによる第２行目（垂
直走査線ＶＬ２、水平信号線ＨＳ２）の読み出し動作は
、上記第１行の読み出し動作の後に行われるから、第２
行目に配置される画素セルのフォトダイオードの蓄積時
間は、１行分の画素セルの読み出し時間となる。これに
よって、上記の場合に比べて、フォトダイオードの実質
的な蓄積時間を１／３に減少させること、言い換えるな
らば、感度を１／３に低くできる。

【００２４】このことを一般的に説明するならば、感度
制御用の走査回路がｍ番目の垂直走査線ＶＬｍの選択動
作を行うとき、読み出し用の走査回路がｎ番目の垂直走
査線ＶＬｎを行うときには、Ｘ（ｍ−ｎ）Ｈの時間差が
ある。ここで、Ｈは水平走査時間である。したがって、
先行する垂直走査動作によって垂直走査線ＶＬｍが走査
されるときその垂直走査線ＶＬｍの画素セルがリセット
されるから、そのリセット動作から上記読み出し用の走
査回路により垂直走査線ＶＬｍが再び選択されるまでの
時間（ＸＨ）が、フォトダイオードに対する蓄積時間と
される。したがって、５２５行からなる画素アレイにあ
っては、１Ｈ分の読み出し時間を単位（最小）として最
大５２５Ｈ分まで読み出し時間の多段階にわたる蓄積時
間、言い換えるならば、５２５段階にわたる感度の設定
を行うことができる。ただし、垂直走査動作はノンイン
タレースであり、受光面照度の変化が上記１画面を構成
する走査時間に対して無視でき、実質的に一定の光がフ
ォトダイオードに入射しているものとする。インタレー
スモードでは、ｌフィールドが５２５／２の２６２．５
Ｈになるため、感度（蓄積時間）は１Ｈから２６２Ｈま
でとされる。なお、上記最大感度（５２５Ｈ又は２６２
Ｈ）は、上記感度制御用の走査回路ＶＳＲＥ等が非動作
状態のときに得られる。

【００２５】図１には、この発明に係る電子式の自動絞
り機能を持つ固体撮像装置の一実施例のブロック図が示
されている。固体撮像素子ＭＩＤは、前記図３に示した
ような感度可変機能を持つものである。この固体撮像素
子ＭＩＤから出力される読み出し信号は、プリアンプに
よって増幅される。この増幅信号Ｖｏｕｔ　は、一方に
おいて図示しない信号処理回路に供給され、例えばテレ
ビジョン用の画像信号とされる。上記増幅信号Ｖｏｕｔ
　は、他方において感度制御用に利用される。すなわち
、上記増幅信号Ｖｏｕｔ　は、ロウパスフィルタＬＰＦ
と検波回路ＤＥＴからなる平滑回路により直流レベルに
変換される。 この直流レベルＶＤは、電圧比較回路ＣＯＭＰに供給さ
れる。電圧比較回路ＣＯＭＰは、ウィンド型の電圧比較
動作を行う回路であり、高レベルＶＨと低レベルＶＬの
２つの基準電圧を持ち、それと上記直列レベルＶＤとの
比較動作を行う。

【００２６】上記電圧比較回路ＣＯＭＰは、上記電圧Ｖ
ＨとＶＤとのレベル比較結果が、ＶＤ＞ＶＨなら論理１
１の出力信号を形成し、ＶＤ＜ＶＬなら論理００の出力
信号を形成する。そして、ＶＨ＞ＶＤ＞ＶＬなら、不感
帯中を意味する論理０１又は１０を形成する。特に制限
されないが、上記電圧比較回路ＣＯＭＰは、上記のよう
な基準電圧ＶＨとＶＬを持つ２つのコンパレータから構
成され、それぞれのコンパレータの出力の組み合わせに
より、上記のような２ビットの電圧比較信号が形成され
る。

【００２７】上記電圧比較回路ＣＯＭＰの出力信号は、
特に制限されないが、感度制御回路を構成するシフトレ
ジスタＳＲのアップ／ダウン制御端子Ｕ／Ｄに供給され
る。上記比較出力信号が論理１１ならシフトレジスタＳ
Ｒはダウン動作が指示され、論理００ならアップ動作が
指示される。そして、論理１０又は１０ならシフト動作
が禁止される。このシフトレジスタＳＲは、駆動回路か
らのタイミング信号をクロックパルスとして論理１１又
は００のときには１フレーム当たり、１ビットのアップ
／ダウンのシフト動作を行う。

【００２８】上記シフトレジスタＳＲに保持されたデー
タは制御回路ＣＯＮＴに供給される。制御回路ＣＯＮＴ
は上記シフトレジスタＳＲのデータを解読して感度設定
信号を形成する。すなわち、固体撮像装置ＭＩＤは、駆
動回路により形成される信号ＶＩＮ，Ｖ１等を受けて前
述のような読み出し用動作を行う。制御回路ＣＯＮＴは
、この読み出し用のＶＩＮ、及びＶ１等を受けて、固体
撮像装置ＭＩＤの読み出しタイミングを参照して、上記
シフトレジスタＳＲのシスト信号の解読信号に対応して
上記読み出し水平ラインに対して実質的に先行するタイ
ミング信号ＶＩＮＥを形成する。すなわち、上記タイミ
ング信号ＶＩＮを基準にして、必要な絞り量（感度）に
対応した先行するタイミング信号ＶＩＮＥを形成するも
のであるため、実際には上記タイミング信号ＶＩＮに遅
れて信号ＶＩＮＥが形成される。

【００２９】しかしながら、繰り返し走査が行われるた
め、上記信号ＶＩＮＥからみると、次の画面の走査では
信号ＶＩＮが遅れるものとされる。すなわち、タイミン
グ信号ＶＩＮに対して１Ｈ分遅れてタイミング信号ＶＩ
ＮＥを発生すると、次の走査画面ではタイミング信号Ｖ
ＩＮＥは、タイミング信号ＶＩＮに対して２６１Ｈ（イ
ンタレースモードのとき）分先行するタイミング信号と
みなされる。上記タイミング信号ＶＩＮ及びＶＩＮＥに
よって、各垂直シフトレジスタＶＳＲ及びＶＳＲＥのシ
フト動作が開始されるから、感度可変動作が行われる。

【００３０】この実施例では、電源投入後の撮影開始時
には、感度は最低感度に設定される。すなわち、シフト
レジスタＳＲは最下位ビットが１にされている。これに
より、制御回路ＣＯＮＴは、タイミング信号ＶＩＮに対
して２６１Ｈ遅れたタイミング信号ＶＩＮＥを発生させ
て、次のフィールドにおいては実質的に上記のように１
行先行した垂直走査を行わせる。光量不足の撮影のとき
には、このような最低感度では出力信号が小さいから、
電圧比較回路ＣＯＭＰの出力信号が論理００となり、フ
レーム毎の感度設定動作ではシフトレジスタＳＲが１ビ
ットずつシフトアップされる。これにより、２、４、８
、１６・・・・等のように十進法での２倍ずつに拡大さ
れて最大感度までに９回の感度設定動作により到達する
ことになる。

【００３１】感度が高くされて、電圧ＶＤ＞電圧ＶＬに
なると、電圧比較回路ＣＯＭＰの出力信号が論理００か
ら０１になり、そこで感度制御動作が停止させられる。 すなわち、図２に示すように、ＶＨとＶＬとの間は、不
感帯とされて感度制御回路の動作が停止させられる。そ
して、この不感帯での読み出し信号に対応した電圧ＶＤ
（例えばＡ）が、目標レベルＶｒｅｆ　になるようにす
るため、信号処理回路に設けられた自動利得制御回路Ａ
ＧＣの動作が開始させられる。この自動利得制御回路Ａ
ＧＣは、上記レベルＡのような読み出し信号が目標レベ
ルＶｒｅｆ　に対応したレベルになるよう利得が変化さ
せられ、それに一致した映像出力信号ＶＤＯを形成する
。このような自動利得制御回路ＡＧＣによるリニアな読
み出し信号に対する利得制御動作により、画面上でのチ
ラツキが生じることなく、映像出力信号ＶＤＯは目標の
一定のレベルに正確に設定できる。

【００３２】図２において、被写体の明るさの変動に応
じて固体撮像素子ＭＩＤからの読み出し信号が、レベル
Ｂのように上記不感帯からずれると上記シフトレジスタ
ＳＲのシフトアップ／又はシフトダウン動作により、感
度が絞られて読み出し信号がレベルＣのように変化させ
られる。このとき、自動利得回路ＡＧＣを動作させてお
くと、自動利得制御回路ＡＧＣも利得を低下させて信号
レベルを下げるように働くから、信号変化が過剰に行わ
れることになって不感帯のロウレベルＶＬを下回るよう
なレベルＣ’に対応したような映像出力信号ＶＤＯを形
成しまい、却って画面のチラツキを大きくする。そこで
、この実施例では、制御回路ＣＯＮＴにより、シフトレ
ジスタＳＲのシフト動作に対応した固体撮像素子ＭＩＤ
の感度切り換えを行うとき、リセット信号が形成されて
自動利得回路ＡＧＣの利得が一定の利得、例えば０ｄＢ
に固定させられる。これにより、上記感度制御回路によ
る固体撮像素子ＭＩＤの感度切り換え期間中は、１つの
感度制御系により映像出力信号が変化し、ＭＩＤの読み
出し信号が上記不感帯中に入ると、自動利得制御回路Ａ
ＧＣのリセット信号が解除されて利得制御動作を開始す
るため上記のようなレベルＣの読み出し信号に対して増
幅動作が行われて目標レベルＶｒｅｆ　に対応した映像
出力信号ＶＤＯが形成されることになる。なお、電源投
入直後での感度制御回路の動作中においても、上記自動
利得制御回路ＡＧＣは利得制御動作が停止させられてい
る。

【００３３】上記の実施例から得られる作用効果は、下
記の通りである。 （１）　　感度可変機能を持つ固体撮像素子の読み出し
信号と目標レベルを含むハイレベルとロウレベルの２つ
の基準信号と比較して、読み出し信号が両レベルの範囲
内に入るよう制御信号を形成する感度制御回路において
、読み出し信号レベルが上記不感帯に入ると自動利得制
御回路の動作を有効として読み出し信号のレベルを目標
レベルに一致させる。この構成では、１ステップ当たり
複数水平期間に相当する信号蓄積時間を変化させること
により応答性が改善できるととに、読み出し信号が不感
帯に入ると自動利得制御回路の動作が有効にされるため
、実質的な２つの感度制御回路が互いに働くことがない
から安定した映像出力信号を得ることができる。 （２）　　上記のような１ステップ当たりの信号蓄積時
間を２倍又は１／２ずつにすることにより、シフトレジ
スタを用いて感度設定信号を形成することができるから
回路の簡素化が可能になるという効果が得られる。

【００３４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、読
み出し信号を処理するアナログ回路の構成は、上記単純
に平均値を求めるものの他、ピーク値を求めてそれとの
混合によって絞り量を設定するもの、又は平滑出力レベ
ルをディジタル化して、ディジタル基準信号との差を計
算するもの等種々の実施形態を採ることができる。この
ようにディジタル化した場合には、目標値と差分の絶対
値が一定量を超える否かをディジタルコンパレータによ
り比較して、前記実施例と同等の不感帯の設定を行うよ
うにすればよい。そして、感度制御における１ステップ
当たりの蓄積時間は、例えば１０水平期間等のように固
定された時間にしたり、感度が低い領域では１ステップ
当たり５水平期間、感度が中間の領域では１ステップ当
たり１０水平期間、感度が高い領域では１ステップ当た
り２０水平期間等のように単位の蓄積時間を変化させる
ようにしてもよい。

【００３５】この発明に係る固体撮像装置に用いられる
固体撮像装置は、前記実施例のようなＭＯＳ形固体撮像
装置の他、例えばＣＣＤ（電荷移送素子）を用いたもの
にも適用できる。すなわち、読み出しが行われる行に対
して先行する行におけるフォトダイオードの電荷を掃き
出させるリセット回路を付加し、このリセット回路を感
度設定用の走査回路により動作状態にして感度可変機能
が付加されるものであってもよい。この発明は、前記の
ように読み出しが行われる行に対して先行する行の信号
を掃き出すことによって感度可変機能が持たされた固定
撮像素子を用いた固体撮像装置に広く利用できる。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、感度可変機能を持つ固体撮
像素子の読み出し信号と目標レベルを含むハイレベルと
ロウレベルの２つの基準信号と比較して、読み出し信号
が両レベルの範囲内に入るよう制御信号を形成する感度
制御回路において、読み出し信号レベルが上記不感帯に
入ると自動利得制御回路の動作を有効として読み出し信
号のレベルを目標レベルに一致させる。この構成では、
１ステップ当たり複数水平期間に相当する信号蓄積時間
を変化させることにより応答性が改善できるととに、読
み出し信号が不感帯に入ると自動利得制御回路の動作が
有効にされるため、実質的な２つの感度制御回路が互い
に働くことがないから安定した映像出力信号を得ること
ができる。

【図面の簡単な説明】

【図１】この発明に係る固体撮像装置の一実施例を示す
ブロック図である。

【図２】図１の固体撮像装置の感度設定動作を説明する
ためのレベル特性図である。

【図３】この発明に用いられる固体撮像素子の一実施例
を示す要図回路図である。

【符号の説明】

ＭＩＤ…固体撮像素子、ＬＰＦ…ロウパスフィルタ、Ｄ
ＥＴ…検波回路、ＣＯＭＰ…電圧比較回路、ＳＲ…シフ
トレジスタ、ＣＯＮＴ…制御回路、ＰＤ…画素アレイ、
ＶＳＲ…読み出し用垂直シフトレジスタ、ＩＴＧ…読み
出し用インタレースゲート回路、ＤＶ…読み出し用駆動
回路、ＶＳＲＥ…感度設定用垂直シフトレジスタ、ＩＴ
ＧＥ…感度設定用インタレースゲート回路、ＤＶＥ…感
度設定用駆動回路、ＨＳＲ…水平シフトレジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　二次元状に配列された複数個の画素セ
   ルの信号を時系列的に出力させる第１の走査回路と、上
   記第１の走査回路における垂直走査動作とは独立に垂直
   走査動作を行う第２の走査回路とを含む固体撮像素子と
   、この固体撮像素子の読み出し信号と設定すべき信号レ
   ベルとの比較結果に応じて信号蓄積量を複数水平期間分
   増減させる感度制御信を形成して第２走査回路の動作開
   始タイミングを制御するとともに、一定レベル内の信号
   変化を不感帯として受け付けないようにした感度制御回
   路と、上記固体撮像素子の読み出し信号を増幅する自動
   利得制御回路とを含み、感度制御回路が感度設定動作中
   は自動利得制御回路の利得を一定に固定させることを特
   徴とする固体撮像装置。
2. 【請求項２】　　上記感度制御回路は、上記固体撮像素
   子の読み出し信号と設定すべき信号レベルに対応した基
   準信号との比較結果に対応して直前の蓄積時間に対して
   ２倍又は１／２に増減させるものであることを特徴とす
   る請求項１の固体撮像装置。
3. 【請求項３】　　上記固体撮像素子の撮影開始直後にお
   ける設定感度、最低感度に設定されるものであることを
   特徴とする請求項１又は請求項２の固体撮像装置。