JPS633646A - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JPS633646A JPS633646A JP14890786A JP14890786A JPS633646A JP S633646 A JPS633646 A JP S633646A JP 14890786 A JP14890786 A JP 14890786A JP 14890786 A JP14890786 A JP 14890786A JP S633646 A JPS633646 A JP S633646A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase control
- circuit
- output
- forbidding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、位相制御を施されることにより電源電圧信
号に所要の変換を施して施して出力する変換装置［例え
ばインバータ（逆変換器）やチョッパ］のための位相制
御回路に関するものである。
号に所要の変換を施して施して出力する変換装置［例え
ばインバータ（逆変換器）やチョッパ］のための位相制
御回路に関するものである。
［従来の技術］
従来より、例えば直流電気車には、これに搭載の交流機
器へ交流電力を供給すべく、インバータが設けられてい
る。
器へ交流電力を供給すべく、インバータが設けられてい
る。
第４図は、従来のこの種のインバータ装置を示すブロッ
ク図であり、図において、１は架線と接触したパンタグ
ラフ等からなる電源、２は電源１から電力を受けるイン
バータ、３は電源１の電圧を検知する入力電圧検出器、
４は入力電圧検出器３の出力レベルによってインバータ
２の起動停止を制御する制御回路、５は制御回路４から
の制御信号を受けてパルス信号を出力するパルス発生器
、６はインバータ出力電圧Ｅ０を検知しこの出力電圧Ｅ
０に応じたフィードバック電圧ＶＦを出力する出力電圧
検出器、７はパルス発生器５からの基準パルスと出力電
圧検出器６からの出力信号とに応じてゲートパルスのパ
ルス幅位相を制御する位相制御回路を構成する移相器で
ある。
ク図であり、図において、１は架線と接触したパンタグ
ラフ等からなる電源、２は電源１から電力を受けるイン
バータ、３は電源１の電圧を検知する入力電圧検出器、
４は入力電圧検出器３の出力レベルによってインバータ
２の起動停止を制御する制御回路、５は制御回路４から
の制御信号を受けてパルス信号を出力するパルス発生器
、６はインバータ出力電圧Ｅ０を検知しこの出力電圧Ｅ
０に応じたフィードバック電圧ＶＦを出力する出力電圧
検出器、７はパルス発生器５からの基準パルスと出力電
圧検出器６からの出力信号とに応じてゲートパルスのパ
ルス幅位相を制御する位相制御回路を構成する移相器で
ある。
また、第５図は第４図に示す移相器７の電気回路図であ
るが、この図において、１ｏはインバータ出力電圧Ｅ。
るが、この図において、１ｏはインバータ出力電圧Ｅ。
に応じてフィードバックされた出力信号ＶＦを出力する
出力信号ライン、１１は基準電圧Ｅｐを供給する基準電
圧源で、この基準電圧源１１からの基準電圧ＥＰは、第
１の演算器１２に入力され出力信号ＶＦと比較演算され
、この比較結果としての出力が更に第２の演算器１３お
よび第３の演算器１４で演算増幅されて、位相制御信号
ライン１５を通じて位相制御信号ＡＶＲが出力されるよ
うになっている。ところで、この位相制御信号ＡＶＲは
、第６図に示す第５の演算器１６へ基準パルス供給ライ
ン１７を通じパルス発生器５から供給される基準パルス
とともに入力され比較演算を施されて、θなるパルス幅
の位相制御されたゲートパルスＧｐをゲートパルスライ
ン１８へ出力するようになっている。ここで、これらの
関係を第７図（ａ）、（ｂ）に示す。
出力信号ライン、１１は基準電圧Ｅｐを供給する基準電
圧源で、この基準電圧源１１からの基準電圧ＥＰは、第
１の演算器１２に入力され出力信号ＶＦと比較演算され
、この比較結果としての出力が更に第２の演算器１３お
よび第３の演算器１４で演算増幅されて、位相制御信号
ライン１５を通じて位相制御信号ＡＶＲが出力されるよ
うになっている。ところで、この位相制御信号ＡＶＲは
、第６図に示す第５の演算器１６へ基準パルス供給ライ
ン１７を通じパルス発生器５から供給される基準パルス
とともに入力され比較演算を施されて、θなるパルス幅
の位相制御されたゲートパルスＧｐをゲートパルスライ
ン１８へ出力するようになっている。ここで、これらの
関係を第７図（ａ）、（ｂ）に示す。
このようにして、インバータ２のに出力電圧Ｅ。
に応じフィードバックされる出力信号ＶＦと、基準電圧
Ｅｐとを比較演算した結果、位相制御信号ＡＶＲが出力
されるので、インバータ２は出力電圧Ｅ０に応じたパル
ス幅θのゲートパルスＧＰにより制御されることになる
。従って電源１の変動に対してインバータ２の出力電圧
Ｅ０は、次式で示すごとく常に一定となるように制御さ
れる。
Ｅｐとを比較演算した結果、位相制御信号ＡＶＲが出力
されるので、インバータ２は出力電圧Ｅ０に応じたパル
ス幅θのゲートパルスＧＰにより制御されることになる
。従って電源１の変動に対してインバータ２の出力電圧
Ｅ０は、次式で示すごとく常に一定となるように制御さ
れる。
Ｅ０＝Ｅｓ×（θ／Ｔ）
また、出力電圧検出器６や移相器７は、出力のリップル
やノイズで過敏に動作したり誤動作したりしないよう、
最低限の時素や１次遅れが設けられており、入力電圧の
微少変動や緩慢な変動に対しては安定な動作が行なわれ
るようになっている。
やノイズで過敏に動作したり誤動作したりしないよう、
最低限の時素や１次遅れが設けられており、入力電圧の
微少変動や緩慢な変動に対しては安定な動作が行なわれ
るようになっている。
［発明が解決しようとする問題点コ
しかしながら、このような従来のインバータは、以上の
ように制御されるので、例えば電源１の電圧が急変した
場合には、第８図（ａ）〜（ｄ）に示すように、避ける
ことのできない制御系の応答遅れ（ｔｄ）によってゲー
トパルス幅θが追従しない期間が存在するので、インバ
ータ出力電圧Ｅ０は許容値をオーバし、過電圧（ｖｈ）
になったり、低電圧（ＶＱ）に落ち込んだりする。その
結果、負荷側の機器に重大な損焼を引き起こしたり、制
御性能を損ねたりする結果を招来する等の問題点があっ
た。
ように制御されるので、例えば電源１の電圧が急変した
場合には、第８図（ａ）〜（ｄ）に示すように、避ける
ことのできない制御系の応答遅れ（ｔｄ）によってゲー
トパルス幅θが追従しない期間が存在するので、インバ
ータ出力電圧Ｅ０は許容値をオーバし、過電圧（ｖｈ）
になったり、低電圧（ＶＱ）に落ち込んだりする。その
結果、負荷側の機器に重大な損焼を引き起こしたり、制
御性能を損ねたりする結果を招来する等の問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、電源電圧の急変が生じても、変換装置の出力
変化を極力抑えることができるようにした位相制御回路
を得ることを目的とする。
たもので、電源電圧の急変が生じても、変換装置の出力
変化を極力抑えることができるようにした位相制御回路
を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る位相制御回路は、電源電圧信号の急変時
におけろ変換装置（位相制御を施されることにより電源
電圧信号に所要の変換を施して出力するもの）の出力変
化を抑制すべく、上記電源電圧信号を受け該電源電圧信
号の急変時に上記変換装置の出力信号と上記基準信号と
に基づく比較演算を禁止する禁止信号を演算回路（この
回路は上記変換装置の出力信号を受けて同出力信号と基
準信号とに基づき所要の比較演算を施すことにより上記
変換装置へ位相制御信号を出力するものである）へ出力
する禁止信号発生回路を設けるとともに、該禁止信号発
生回路からの禁止信号の上記演算回路への供給時に上記
禁止信号供給直前の位相制御信号を基にして他の位相制
御信号を出力する他の演算回路を設けたものである。
におけろ変換装置（位相制御を施されることにより電源
電圧信号に所要の変換を施して出力するもの）の出力変
化を抑制すべく、上記電源電圧信号を受け該電源電圧信
号の急変時に上記変換装置の出力信号と上記基準信号と
に基づく比較演算を禁止する禁止信号を演算回路（この
回路は上記変換装置の出力信号を受けて同出力信号と基
準信号とに基づき所要の比較演算を施すことにより上記
変換装置へ位相制御信号を出力するものである）へ出力
する禁止信号発生回路を設けるとともに、該禁止信号発
生回路からの禁止信号の上記演算回路への供給時に上記
禁止信号供給直前の位相制御信号を基にして他の位相制
御信号を出力する他の演算回路を設けたものである。
［作 用コ
この発明における位相制御回路は、電源電圧が一定レベ
ル以上の急変をすると、禁止信号発生回路から演算回路
へ禁止信号が出力され、これにより変換装置の出力信号
と基準信号とに基づく比較演算が禁止され、その代わり
に他の演算回路から禁止信号供給直前の位相制御信号を
基にした他の位相制御信号が出力される。その結果電源
電圧の急変時においても変換装置の出力変動を抑制する
ことができる。
ル以上の急変をすると、禁止信号発生回路から演算回路
へ禁止信号が出力され、これにより変換装置の出力信号
と基準信号とに基づく比較演算が禁止され、その代わり
に他の演算回路から禁止信号供給直前の位相制御信号を
基にした他の位相制御信号が出力される。その結果電源
電圧の急変時においても変換装置の出力変動を抑制する
ことができる。
［発明の実施例コ
以下、この発明の一実施例を図について説明する、第１
図はこの発明の一実施例としての位相制御回路を構成す
る移相器のブロック図であるが、この第１図において、
１０は出力信号ライン、１１は基４Ｉ電圧源、１２〜１
４は第１〜第３の演算器で、これらのものは従来のもの
と同様である。また２０は割込信号Ｖｓを供給する割込
信号ラインで、割込信号Ｖｓは入力電源電圧Ｅｓを検知
し一定レベル以上の急変電圧を検知して生成されるもの
である。２１は割込信号Ｖｓによって基準電圧！１１か
らの基準電圧ＥＰをキャンセルする回路で、−例として
トランジスタＴｒを用いたものが示されている。すなわ
ちこの回路２１は、電源電圧Ｅｓの急変時にインバータ
２の出力信号ＶＦと基準信号Ｅ ｐとに基づく比較演算
を禁止する禁止信号を第１の演算器１２へ出力する禁止
信号発生回路を構成する。２２は第４の演算器で、この
第４の演算器２２は、第３の演算器１４の出力ＡＶＲを
入力し、その出力Ｖａを第３の演算器１４の入力側にフ
ィードバックするものである。この第４の演算器２２に
は、−定の時素を持たせている。
図はこの発明の一実施例としての位相制御回路を構成す
る移相器のブロック図であるが、この第１図において、
１０は出力信号ライン、１１は基４Ｉ電圧源、１２〜１
４は第１〜第３の演算器で、これらのものは従来のもの
と同様である。また２０は割込信号Ｖｓを供給する割込
信号ラインで、割込信号Ｖｓは入力電源電圧Ｅｓを検知
し一定レベル以上の急変電圧を検知して生成されるもの
である。２１は割込信号Ｖｓによって基準電圧！１１か
らの基準電圧ＥＰをキャンセルする回路で、−例として
トランジスタＴｒを用いたものが示されている。すなわ
ちこの回路２１は、電源電圧Ｅｓの急変時にインバータ
２の出力信号ＶＦと基準信号Ｅ ｐとに基づく比較演算
を禁止する禁止信号を第１の演算器１２へ出力する禁止
信号発生回路を構成する。２２は第４の演算器で、この
第４の演算器２２は、第３の演算器１４の出力ＡＶＲを
入力し、その出力Ｖａを第３の演算器１４の入力側にフ
ィードバックするものである。この第４の演算器２２に
は、−定の時素を持たせている。
すなわちこの第４の演算器２２からの出力Ｖａは、出力
信号ＶＦに応じて比較演算された信号Ｖ、ｆが急に無く
なっても、元の出力レベルの何割かが残留し、時間とと
もに漸減するような特性の信号となっている。そしてこ
の第４の演算器２２が、禁止信号発生回路２１からの禁
止信号の第１の演算器１２への供給時に禁止信号供給直
前の位相制御信号を基にして他の位相制御信号を出力す
る他の演算回路を構成する。
信号ＶＦに応じて比較演算された信号Ｖ、ｆが急に無く
なっても、元の出力レベルの何割かが残留し、時間とと
もに漸減するような特性の信号となっている。そしてこ
の第４の演算器２２が、禁止信号発生回路２１からの禁
止信号の第１の演算器１２への供給時に禁止信号供給直
前の位相制御信号を基にして他の位相制御信号を出力す
る他の演算回路を構成する。
第２図はこの発明の一実施例としての位相制御回路を有
するインバータ装置のブロック図であり、この第２図に
おいて、１は架線と接触したパンタグラフ等からなる電
源、２は電源１から電力を受けるインバータ、４は後述
の入力電圧検出器３１の出力レベルによってインバータ
２の起動停止を制御する制御回路、５は制御回路４から
の制御信号を受けてパルス信号を出力するパルス発生器
、６はインバータ出力電圧Ｅ０を検知しこの出力電圧Ｅ
０に応じたフィードバック電圧ＶＦを出力する出力電圧
検出器であり、これらのものは、従来のものとほぼ同一
である。
するインバータ装置のブロック図であり、この第２図に
おいて、１は架線と接触したパンタグラフ等からなる電
源、２は電源１から電力を受けるインバータ、４は後述
の入力電圧検出器３１の出力レベルによってインバータ
２の起動停止を制御する制御回路、５は制御回路４から
の制御信号を受けてパルス信号を出力するパルス発生器
、６はインバータ出力電圧Ｅ０を検知しこの出力電圧Ｅ
０に応じたフィードバック電圧ＶＦを出力する出力電圧
検出器であり、これらのものは、従来のものとほぼ同一
である。
さらに、３１は入力電圧検出器で、この入力電圧検出器
３１は、入力電源電圧Ｅｓを検知しインバータ２の起動
停止を制御する信号を制御回路４へ出力するとともに、
ある−定レベル以上の電圧急変を検知し割込信号Ｖｓを
生成して第１図にその詳細を示す移相器７１へ出力する
。
３１は、入力電源電圧Ｅｓを検知しインバータ２の起動
停止を制御する信号を制御回路４へ出力するとともに、
ある−定レベル以上の電圧急変を検知し割込信号Ｖｓを
生成して第１図にその詳細を示す移相器７１へ出力する
。
次に動作について説明する。令弟３図（ａ）に示すごと
く電源１にステップ状の電圧急変があった場合を考える
。このとき第３図（ｂ）に示すような入力電圧検出器３
１から出力される割込信号Ｖｓによって、今まで出力信
号ＶＦ［この信号ＶＦの特性は第３図（ｃ）のようにな
るコと基＊ｑ圧Ｅｐとで比較演算され第２の演算器１３
から出力されていた信号Ｖｆは、基準電圧Ｅｐがトラン
ジスタＴｒによって短絡され、これにより禁止信号が出
力されたことになり、信号Ｖｆは零レベルになる［第３
図（ｄ）の実線特性参照コ。従って、移相器７１は、第
３の演算器１４にフィードバックされていたレベルの信
号Ｖａ（この信号ＶａはトランジスタＴｒのオン時に出
力される禁止信号の供給直前の位相制御信号を基にして
出力される他の位相制御信号情報をもつ）のみ出力する
ことになる。
く電源１にステップ状の電圧急変があった場合を考える
。このとき第３図（ｂ）に示すような入力電圧検出器３
１から出力される割込信号Ｖｓによって、今まで出力信
号ＶＦ［この信号ＶＦの特性は第３図（ｃ）のようにな
るコと基＊ｑ圧Ｅｐとで比較演算され第２の演算器１３
から出力されていた信号Ｖｆは、基準電圧Ｅｐがトラン
ジスタＴｒによって短絡され、これにより禁止信号が出
力されたことになり、信号Ｖｆは零レベルになる［第３
図（ｄ）の実線特性参照コ。従って、移相器７１は、第
３の演算器１４にフィードバックされていたレベルの信
号Ｖａ（この信号ＶａはトランジスタＴｒのオン時に出
力される禁止信号の供給直前の位相制御信号を基にして
出力される他の位相制御信号情報をもつ）のみ出力する
ことになる。
なお、この信号Ｖａはコンデンサ２３等で生成される時
定数で第３図（ａ）に点線で示すごとく漸減していく。
定数で第３図（ａ）に点線で示すごとく漸減していく。
次に割込信号Ｖｓがなくなると、トランジスタＴｒがオ
フとなり、再び基＄電圧ＥＰが設定された時定数で第１
の演算器１２に入力されるので、信号Ｖｆも出力信号Ｖ
Ｆに応じたレベルに復帰する。従って、第４の演算器２
２の出力は、第３図（ｅ）に示す信号Ｖｆと信号Ｖａと
が合成された位相制御信号ＡＶＲとなる。その結果、入
力電圧急変時には、位相制御信号ＡＶＲは極めて応答性
が高く、迅速にゲートパルス幅が制御されることになる
ので、インバータ２の出力電圧Ｅ０の変動を抑制するこ
とが可能となる。
フとなり、再び基＄電圧ＥＰが設定された時定数で第１
の演算器１２に入力されるので、信号Ｖｆも出力信号Ｖ
Ｆに応じたレベルに復帰する。従って、第４の演算器２
２の出力は、第３図（ｅ）に示す信号Ｖｆと信号Ｖａと
が合成された位相制御信号ＡＶＲとなる。その結果、入
力電圧急変時には、位相制御信号ＡＶＲは極めて応答性
が高く、迅速にゲートパルス幅が制御されることになる
ので、インバータ２の出力電圧Ｅ０の変動を抑制するこ
とが可能となる。
なお、本実施例は、インバータ装置について説明したが
、架線からの電源で動作する他の機器、例えばチョッパ
などの位相制御を行なうための位相制御回路にも適用が
可能であることはいうまでもない。
、架線からの電源で動作する他の機器、例えばチョッパ
などの位相制御を行なうための位相制御回路にも適用が
可能であることはいうまでもない。
［発明の効果コ
以上のようにこの発明によれば、電源電圧信号の急変時
における変換装置（位相制御を施されることにより電源
電圧信号に所要の変換を施して出力するもの）の出力変
化を抑制すべく、上記電源電圧信号を受け該電源電圧信
号の急変時に上記変換装置の出力信号と上記基準信号と
に基づく比較演算を禁止する禁止信号を演算回路（この
回路は上記変換装置の出力信号を受けて同出力信号と基
準信号とに基づき所要の比較演算を施すことにより上記
変換装置へ位相制御信号を出力するものである）へ出力
する禁止信号発生回路を設けるとともに、該禁止信号発
生回路からの禁止信号の上記演算回路への供給時に上記
禁止信号供給直前の位相制御信号を基にして他の位相制
御信号を出力する他の演算回路を設けるようにしたので
、装置を安価に製作でき、且つ優れた出力特性を実現す
ることができ、更には負荷側に損傷を与えるような過電
圧を発生することがなくなり、これにより高い精度での
位相制御が可能となるなど数々の効果がある。
における変換装置（位相制御を施されることにより電源
電圧信号に所要の変換を施して出力するもの）の出力変
化を抑制すべく、上記電源電圧信号を受け該電源電圧信
号の急変時に上記変換装置の出力信号と上記基準信号と
に基づく比較演算を禁止する禁止信号を演算回路（この
回路は上記変換装置の出力信号を受けて同出力信号と基
準信号とに基づき所要の比較演算を施すことにより上記
変換装置へ位相制御信号を出力するものである）へ出力
する禁止信号発生回路を設けるとともに、該禁止信号発
生回路からの禁止信号の上記演算回路への供給時に上記
禁止信号供給直前の位相制御信号を基にして他の位相制
御信号を出力する他の演算回路を設けるようにしたので
、装置を安価に製作でき、且つ優れた出力特性を実現す
ることができ、更には負荷側に損傷を与えるような過電
圧を発生することがなくなり、これにより高い精度での
位相制御が可能となるなど数々の効果がある。
第１〜３図はこの発明の一実施例としての位相制御回路
を示すもので、第１図はこの位相制御回路を構成する移
相器のブロック図、第２図はこの位相制御回路を有する
インバータ装置のブロック図、第３図はその作用を説明
するための波形図であり、第４〜７図は従来の位相制御
回路を示すもので、第４図はこの従来の位相制御回路を
有するインバータ装置のブロック図、第５，６図はこの
ある。 図において、１−電源、２−インバータ、４−制御回路
、５−パルス発生器、６−出力電圧検出器、１２，１３
．１４−第１．第２．第３の演算器、２１−禁止信号発
生回路、２２−第４の演算器、２３−コンデンサ、３１
−入力端子検出器、７１−移相器、Ｔ ｒ −トランジ
スタ。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すもので、第１図はこの位相制御回路を構成する移
相器のブロック図、第２図はこの位相制御回路を有する
インバータ装置のブロック図、第３図はその作用を説明
するための波形図であり、第４〜７図は従来の位相制御
回路を示すもので、第４図はこの従来の位相制御回路を
有するインバータ装置のブロック図、第５，６図はこの
ある。 図において、１−電源、２−インバータ、４−制御回路
、５−パルス発生器、６−出力電圧検出器、１２，１３
．１４−第１．第２．第３の演算器、２１−禁止信号発
生回路、２２−第４の演算器、２３−コンデンサ、３１
−入力端子検出器、７１−移相器、Ｔ ｒ −トランジ
スタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 位相制御を施されることにより電源電圧信号に所要の変
換を施して出力する変換装置のための位相制御回路にお
いて、該位相制御回路が、上記変換装置の出力信号を受
けて同出力信号と基準信号に基づき所要の比較演算を施
すことにより上記変換装置へ位相制御信号を出力する演
算回路をそなえ、上記電源電圧信号の急変時における上
記変換装置の出力変化を抑制すべく、上記電源電圧信号
を受け該電源電圧信号の急変時に上記変換装置の出力信
号と上記基準信号とに基づく比較演算を禁止する禁止信
号を上記演算回路へ出力する禁止信号発生回路が設けら
れるとともに、該禁止信号発生回路からの禁止信号の上
記演算回路への供給時に上記禁止信号供給直前の位相制
御信号を基にして他の位相制御信号を出力する他の演算
回路が設けられたことを特徴とする位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890786A JPS633646A (ja) | 1986-06-24 | 1986-06-24 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14890786A JPS633646A (ja) | 1986-06-24 | 1986-06-24 | 位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633646A true JPS633646A (ja) | 1988-01-08 |
Family
ID=15463331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14890786A Pending JPS633646A (ja) | 1986-06-24 | 1986-06-24 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638177B2 (en) | 2000-02-14 | 2009-12-29 | Kuniaki Takamatsu | Static electricity reducing/eliminating tool and static electricity reducing/eliminating apparatus |
-
1986
- 1986-06-24 JP JP14890786A patent/JPS633646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638177B2 (en) | 2000-02-14 | 2009-12-29 | Kuniaki Takamatsu | Static electricity reducing/eliminating tool and static electricity reducing/eliminating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762945B2 (en) | Method and system for producing a supply voltage during a first and second operating mode | |
| JPH06121458A (ja) | 自動車内のコンピュータに給電するための装置 | |
| US5162631A (en) | Power supply unit for electrical discharge machine | |
| US6229291B1 (en) | Current sharing control system of power supply and output voltage sensing circuit | |
| JPS633646A (ja) | 位相制御回路 | |
| KR0134287Y1 (ko) | 병렬 접속된 스위칭모드 전원공급장치의 과도전압 보호장치 | |
| JP2017118758A (ja) | スイッチング素子駆動電源回路 | |
| JPS61244269A (ja) | スイツチング電源 | |
| JPH0993929A (ja) | 並列冗長電源システム | |
| JPH04372525A (ja) | スイッチング電源装置 | |
| JP2719745B2 (ja) | 直流電源装置の並列運転装置 | |
| JP2993226B2 (ja) | 整流器 | |
| JPH08205531A (ja) | 直流電源装置 | |
| JP2000134946A (ja) | 高圧電源装置 | |
| JPS63242126A (ja) | 発電機の故障検出装置 | |
| JPS60102876A (ja) | 多出力直流安定化電源の保護回路 | |
| SU905930A1 (ru) | Устройство дл контрол сетевого напр жени | |
| JP3555116B2 (ja) | 過電圧保護回路 | |
| JPS63277402A (ja) | 電気車制御装置 | |
| JP2001314097A (ja) | モータ制御装置 | |
| JPH0517787B2 (ja) | ||
| JPH0779600A (ja) | ディーゼルエンジン発電装置の自動電圧調整装置 | |
| JPS58400Y2 (ja) | 直流電動機の速度制御回路 | |
| SU1124397A1 (ru) | Стабилизирующий преобразователь напр жени посто нного тока | |
| JPH0127439Y2 (ja) |