JPS6335012A - スイツチング制御回路 - Google Patents
スイツチング制御回路Info
- Publication number
- JPS6335012A JPS6335012A JP17910086A JP17910086A JPS6335012A JP S6335012 A JPS6335012 A JP S6335012A JP 17910086 A JP17910086 A JP 17910086A JP 17910086 A JP17910086 A JP 17910086A JP S6335012 A JPS6335012 A JP S6335012A
- Authority
- JP
- Japan
- Prior art keywords
- current
- channel mos
- source
- mirror circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150073536 FET3 gene Proteins 0.000 abstract 1
- 101150015217 FET4 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、LEDプレイの光出力を光源とする電子写真
方式のプリンタ〈関し、特にIJDプレイを駆動する半
導体集積回路のスイッチング制御回路に関する。
方式のプリンタ〈関し、特にIJDプレイを駆動する半
導体集積回路のスイッチング制御回路に関する。
従来の技術
従来、この楯の電流ドライブ回路は力Vントミラー回路
の基準電流と等しい電流が出力されるが、基準電流は常
時流れている回路であった。
の基準電流と等しい電流が出力されるが、基準電流は常
時流れている回路であった。
発明が解決しようとする間電点
しかしながら、上述した従来の電流ドライブ回路は、カ
レントミラー回路の基準電流が常時流れているので、常
に一定電力が消費されるという欠点がある。
レントミラー回路の基準電流が常時流れているので、常
に一定電力が消費されるという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なスイッチング制御回
路を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なスイッチング制御回
路を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明(C係るスイッチング
制御回路は、カレントミラー回路と、該カレントミラー
回路に定電流を供給する定電流源と、該定電流源と前記
カレントミラー回路との間に設けられ負荷に電流を供給
する時にのみ前記定電流源を前記カレントミラー回路に
接続するスイッチ部とを具備して構成される。
制御回路は、カレントミラー回路と、該カレントミラー
回路に定電流を供給する定電流源と、該定電流源と前記
カレントミラー回路との間に設けられ負荷に電流を供給
する時にのみ前記定電流源を前記カレントミラー回路に
接続するスイッチ部とを具備して構成される。
実施例
次に本発明をその好ましい一実施例建ついて図面を参照
して具体的に説明する。
して具体的に説明する。
第1図は本発明の一実施例を示す回路構成図である。
第1図に2いて、参照番号lは印加電圧源、λは負荷、
3はPCHMOS FET 、 pはPOHMOS F
ET 。
3はPCHMOS FET 、 pはPOHMOS F
ET 。
jは抵抗器、6はスイッチ部、7は定電流源をそれぞれ
示す。
示す。
第1図を参照するに、POHMOS FETダは、ゲー
ト部とドレイン部間はショートされ、更にPOHMO8
FET 3のゲート部1c接続されておシ%PcHMO
8PET 、7とPcHMO8FKT tpはカレント
ミラー回路を構成している。
ト部とドレイン部間はショートされ、更にPOHMO8
FET 3のゲート部1c接続されておシ%PcHMO
8PET 、7とPcHMO8FKT tpはカレント
ミラー回路を構成している。
今、スイッチ部6が図に示すように定電流源7に接続さ
れている場合には、PCHMOS FET 4cに流れ
る電流値工と同じ電流がPCHMOS FET Jにも
流れ、負荷コに定fC施工が取り出せる。又、スイッチ
部6が抵抗器5に接続されている場合にはPOHMO3
FE’:L’ uのゲート部はソース部と同電位となシ
、PCHMO8FET t、tは:hットyF7状態と
なる。又、PCHMO3FET jも同様である。負荷
−に電流を印加する場合にのみスイッチ部6は定電流源
7に接続され、その時以外は抵抗器よに接続される。従
って、カレントミラー回路の基f!A電流は常時流れず
、消費電力の低減が可能である。
れている場合には、PCHMOS FET 4cに流れ
る電流値工と同じ電流がPCHMOS FET Jにも
流れ、負荷コに定fC施工が取り出せる。又、スイッチ
部6が抵抗器5に接続されている場合にはPOHMO3
FE’:L’ uのゲート部はソース部と同電位となシ
、PCHMO8FET t、tは:hットyF7状態と
なる。又、PCHMO3FET jも同様である。負荷
−に電流を印加する場合にのみスイッチ部6は定電流源
7に接続され、その時以外は抵抗器よに接続される。従
って、カレントミラー回路の基f!A電流は常時流れず
、消費電力の低減が可能である。
通常、カレントミラー回路では任意数の負荷を接続でき
る。又、カレントミラー回路の基準電流を常時流してお
き、任意数の負荷は各々独自にスイッチングされる。従
って、負荷が多数の場合には回路の規模も大きくなるが
、本発明によれば回路の削減も可能である。
る。又、カレントミラー回路の基準電流を常時流してお
き、任意数の負荷は各々独自にスイッチングされる。従
って、負荷が多数の場合には回路の規模も大きくなるが
、本発明によれば回路の削減も可能である。
高電流が必要な定電流源の場合、又複数個の定電流源が
必要な場合には、消費電力の低減は不可欠である。
必要な場合には、消費電力の低減は不可欠である。
発明の詳細
な説明したように、本発明えよれば、カレントミラー回
路の基準電流のスイッチング制御な行なうことにより%
消費電力を低減できるという効果が得られる。
路の基準電流のスイッチング制御な行なうことにより%
消費電力を低減できるという効果が得られる。
第1図は本発明の一実施例を示す回路構成図である。
l・・・印加電圧源、コ・・・負荷、J・・・PeHM
O3FET。 ダ・・・P(HMOS FET 、 r・・・抵抗器
、t・・・スイッチ部、7・・・定電流源
O3FET。 ダ・・・P(HMOS FET 、 r・・・抵抗器
、t・・・スイッチ部、7・・・定電流源
Claims (1)
- カレントミラー回路において基準電流のスイッチング制
御を行なうことを特徴とするスイッチング制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17910086A JPS6335012A (ja) | 1986-07-30 | 1986-07-30 | スイツチング制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17910086A JPS6335012A (ja) | 1986-07-30 | 1986-07-30 | スイツチング制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6335012A true JPS6335012A (ja) | 1988-02-15 |
Family
ID=16060033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17910086A Pending JPS6335012A (ja) | 1986-07-30 | 1986-07-30 | スイツチング制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6335012A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006315346A (ja) * | 2005-05-13 | 2006-11-24 | Canon Inc | ヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置 |
-
1986
- 1986-07-30 JP JP17910086A patent/JPS6335012A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006315346A (ja) * | 2005-05-13 | 2006-11-24 | Canon Inc | ヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100823413B1 (ko) | 레귤레이터 회로 | |
JPS635553A (ja) | バツフア回路 | |
US5317254A (en) | Bipolar power supply | |
JP3204132B2 (ja) | 駆動回路 | |
JP2933070B2 (ja) | チャ−ジポンプ回路 | |
US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
US6806757B2 (en) | Level shift circuit | |
JPH04150411A (ja) | 二重電圧源インタフェース回路 | |
JP2679495B2 (ja) | 半導体回路 | |
JPS6335012A (ja) | スイツチング制御回路 | |
DK0840454T3 (da) | Niveauskiftekredsløb | |
US6525598B1 (en) | Bias start up circuit and method | |
JP3540401B2 (ja) | レベルシフト回路 | |
JPH0656935B2 (ja) | 定電流制御回路 | |
JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
US6020730A (en) | Current source and method therefor | |
JP2646771B2 (ja) | 半導体集積回路 | |
JP2607304B2 (ja) | 半導体集積回路装置 | |
JPH027534B2 (ja) | ||
JP3015069B2 (ja) | 半導体集積回路装置 | |
JPH02281311A (ja) | 定電流駆動回路 | |
JPH02170618A (ja) | 多ビット定電流出力回路を有する半導体集積回路 | |
JPH10308635A (ja) | 電流出力回路 | |
JPH0435412A (ja) | レベル変換回路 | |
JPH0552127B2 (ja) |