JP2006315346A - ヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置 - Google Patents

Abstract

【課題】 待機時の消費電力を抑えるとともに、記録ヘッドの昇温を防止し、安定的にインクを吐出できる、定電流駆動方式を採用した記録ヘッド基板、その記録ヘッド基板を用いた記録ヘッドと、その記録ヘッドを組み込んだヘッドカートリッジ、及び、その記録ヘッドを用いた記録装置とを提供することである。
【解決手段】 複数の記録素子と、複数の記録素子各々に対応づけて設けられ、複数の記録素子を駆動する複数の駆動素子と、基準電圧を発生する基準発生回路と、その発生した基準電圧に基づいて、第１の基準電流を発生する基準電流発生回路と、その生成された第１の基準電流に基づいて、複数の記録素子を駆動するための定電流を発生する複数の定電流源と、記録動作に従って第１の基準電流の供給を制御するスイッチとを有するヘッド基板を構成する。
【選択図】 図５

Description

本発明はヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関し、特に、例えば、インクジェット方式に従って記録を行うために用いられ、記録素子に所定電流を与えて駆動するための回路を有するヘッド基板、記録ヘッド、ヘッドカートリッジ、及び記録装置に関するものである。

従来より、記録ヘッドのノズル内に配置されたヒータにより熱エネルギーを発生させ、その熱エネルギーを利用してヒータ近傍のインクを発泡させ、その発泡によりノズルからインクを吐出させて記録を行うインクジェット記録ヘッド（以下、記録ヘッド）が知られている。

近年、この記録ヘッドを用いたインクジェット記録装置は高速化、高精細化が要求されているため、その記録ヘッドは高密度でより多くノズルを実装しており、記録ヘッドにおけるヒータ駆動に際しては、記録速度の点から、なるべく多くのヒータを同時に高速に駆動することが求められている。

通常、多数のヒータとその駆動回路は同一の半導体基板上に形成している（以下、この基板をヘッド基板という）。このためヒータの駆動回路の形成には、従来のバイポーラ型半導体プロセスに比較してデバイスの高密度・小型化が可能で製造工程が簡略で低コストであるＭＯＳ型の半導体プロセスが用いられている。

このような高速記録とＭＯＳ製造プロセスに対応する新たなヒータの駆動方法として所定電流によるヒータ駆動の方法が特許文献１や特許文献２等に提案されている。

図１８は特開２００４−１８１６７９号公報に従う記録ヘッドのヒータ駆動回路の構成を示す図である。

このヒータ駆動回路は、図１８から明らかなように、基準電圧回路１０５、電圧電流変換回路１０４、電流源ブロック１０６を備えている。そして、電流源ブロック１０６はｘ個のヒータを収容するｍ個のヒータグループで構成されている。また、１つの記録ヘッドにはｎ個の電流源ブロックを備えている。従って、１つの記録ヘッドには、総数が（ｘ×ｍ×ｎ）個のヒータが備えられる。

基準電圧回路１０５は、電圧電流変換回路１０４の基準となる基準電圧Ｖrefを生成する。電圧電流変換回路１０４は、基準電圧回路１０５からの基準電圧Ｖrefを基に電圧から電流への変換を行い、基準電圧Ｖrefから基準電流Ｉrefを生成する。

そして、電圧電流変換回路１０４で生成された基準電流Ｉrefに基づいて、基準電流回路（不図示）において基準電流Ｉrefに比例する複数の基準電流を生成しており、これらの基準電流夫々は、ｎ個の電流源ブロックに対して供給されている。

そして、各電流源ブロックでは、基準電流ＩＲ１〜ＩＲｎを基準としてｎ個の電流源ブロック各々における電流源１０３₁〜１０３_mより、その電流源に供給された基準電流に比例する定電流Ｉｈ１〜Ｉｈｍを出力する。

電流源ブロック１０６は、図１８に示されているように、（ｘ×ｍ）個のヒータ、それと同数のスイッチング素子１０２、そして、ｍグループ分の定電流源１０３₁〜１０３_mを備えている。スイッチング素子１０２は、記録装置本体の制御回路からの制御信号により、端子間の電流の短絡及び開放が制御される。（ｘ×ｍ）個のヒータ１０１及びスイッチング素子１０２はそれぞれｘ個が収容されるｍ個のグループで構成される。各グループにおいて、ヒータ抵抗１０１₁₁〜１０１_mxと各ヒータ抵抗の駆動制御用のスイッチング素子１０２₁₁〜１０２_mxとは直列接続され、各グループ内での電源供給側端子は電源供給ライン１１０に、そしてグランド側端子は定電流源を経てＧＮＤライン１１１へ共通接続される。

ｍ個のグループ１０６−１〜１０６−ｍ夫々に設けられた定電流源１０３₁〜１０３_mの出力端子は、ヒータ１０１とスイッチング素子１０２が直列接続されたグループ１０６−１〜１０６−ｍのそれぞれの共通接続端に接続される。ヒータへの電流の駆動制御は、各グループ内のスイッチング素子１０２を制御信号によりオン／オフすることにより実行され、グループ毎に設けられた定電流源１０３₁〜１０３_mの出力電流Ｉｈ１〜Ｉｈｍを所望のヒータへ供給する。

実際の記録ヘッドでは、同一構成の電流源ブロック１０６が複数（ｎ個）配設されており、各電流源ブロック１０６でのヒータの駆動動作は、前述と同様である。こうしてｎ個の電流源ブロック１０６に対して、同様の動作を行うことで（ｘ×ｍ×ｎ）個のヒータの内の任意のヒータが発熱駆動される。
特開２００４−１８１６７８号公報 特開２００４−１８１６７９号公報

最近のインクジェット記録装置では記録画像のさらなる高画質を実現するために、多くの色のインクを用いて色再現範囲域を広げて記録することや、高精細記録のためにインク滴を小液滴化することなどが行われている。これは、記録ヘッドにおけるインク吐出するためのノズル数を増すことや、ノズル配列数の増加させることにつながる。

このように、ヒータ列が複数列配置されたヘッド基板において、前述のようにヒータを定電流方式により駆動した場合、ヒータに一定電流を流す定電流源ブロックをヒータ配列に対応して各列に配置する必要があり、各定電流源に基準電流を供給する基準電流の数が増すことになる。

このように基準電流の数が増加すると、ヘッド基板全体での電流の消費が増加し、その電流消費により生じる発熱がヘッド基板の温度を上昇させることになる。

ヘッド基板の温度上昇は、そのヘッド基板と接するインク温度を上昇させ、その温度上昇はインク吐出を不安定にさせたり、記録品位を劣化させたりする原因となる。

本発明は上記従来例に鑑みてなされたもので、記録を行わない待機時の消費電力を抑えることで、記録ヘッドの昇温を防止し、安定的にインクを吐出できる定電流駆動方式を採用した記録ヘッド基板、その記録ヘッド基板を用いた記録ヘッドと、その記録ヘッドを組み込んだヘッドカートリッジ、及び、その記録ヘッドを用いた記録装置とを提供することを目的としている。

上記目的を達成するため本発明のヘッド基板は以下のように構成されている。

即ち、複数の記録素子と、前記複数の記録素子各々に対応づけて設けられ、前記複数の記録素子を駆動する複数の駆動素子と、基準電圧を発生する基準発生回路と、前記基準電圧回路から発生された基準電圧に基づいて、第１の基準電流を発生する基準電流発生回路と、前記基準電流生成回路で生成された第１の基準電流に基づいて、前記複数の記録素子を駆動するための定電流を発生する複数の定電流源と、前記第１の基準電流の供給を制御するスイッチとを有することを特徴とする。

さらに、前記第１の基準電流に基づいて、複数の第２の基準電流を生成する変換回路を有することが望ましい。

さて、前記スイッチは、
（１）前記基準電流発生回路に設けられても良いし、
（２）前記変換回路によって生成される複数の第２の基準電流の供給を個別的に制御するために、前記第２の基準電流の数と同じ数、前記変換回路に設けられても良いし、
（３）前記基準電流発生回路と前記変換回路の両方に、（１）と（２）のように設けられても良い。

さらに、前記複数の記録素子の駆動の有無を検知する検知回路を有し、その検知回路による検知結果に従って前記スイッチのオン／オフが制御されることが望ましい。

そのスイッチのオン／オフ制御では、前記複数の記録素子と複数の駆動素子を複数のグループにグループ化し、これら複数のグループ夫々に定電流を供給するため、前記複数の定電流源を対応して配すように構成し、これら複数のグループ各々に含まれる複数の記録素子の内、最大１個の記録素子が同時駆動されることを前提にする。

そのため、複数のグループトータルで同時駆動可能な記録素子の単位に対応した画像信号をシリアルに入力するシフトレジスタと、そのシフトレジスタに入力された画像信号をラッチするラッチ回路とをさらに備える。

このような構成を用いる場合、前記検知回路は、前記ラッチ回路に入力された画像信号に基づいて、１つ以上の記録素子を駆動させる画像信号があるかどうかを判定したり、或いは、前記同時駆動可能な単位に対応した画像信号に基づいて、１つ以上の記録素子を駆動させる画像信号があるかどうかを判定する。そして、その同時駆動可能な単位において１つの記録素子も駆動されない場合には、前記スイッチをオフにして電流の供給を停止するよう制御すると良い。

また他の発明によれば、上記構成のヘッド基板を用いた記録ヘッドを備える。

この記録ヘッドはインクを吐出して記録を行うインクジェット記録ヘッドであることが望ましい。

さらに他の発明によれば、上記インクジェット記録ヘッドとその記録ヘッドに供給されるインクを保持したインクタンクを一体的に備えたヘッドカートリッジを備える。

またさらに他の発明によれば、上記構成のインクジェット記録ヘッド又はヘッドカートリッジを用いてインクを記録媒体に吐出して記録を行う記録装置を備える。

従って本発明によれば、電流供給を制御する、例えば、記録タイミング以外、即ち、待機時の電流供給を遮断するよう制御するので、記録動作待機時での電力消費を抑えることができるという効果がある。

これにより、ヘッド基板の不必要な昇温防止することができ、インク液滴の安定な吐出に貢献する。従って、高画質な記録が達成される。

以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

また、本発明における「定電流」および「定電流源」とは、同時駆動される記録素子数の変動などによらず記録素子に与えられる所定の一定電流およびこの電流を記録素子に与える電流源のことを意味するものである。そして、一定とすべき電流値自体は、所定の電流値に変更設定される場合をも含んだ意味である。

＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置の概観図である。図１において、リードスクリュー５００５は、キャリッジモータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って、ガイドレール５００３に支持されて矢印ａ，ｂ方向に往復移動される。このキャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、インクジェット記録ヘッドＩＪＨ（以下、記録ヘッドという）及び記録用のインクを貯蔵するインクタンクＩＴを具備する。

インクジェットカートリッジＩＪＣは記録ヘッドＩＪＨとインクタンクＩＴとを一体化した構成となっている。

５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。プラテン５０００は不図示の搬送モータにより回転し、記録紙Ｐを搬送する。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。また、５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。

図２はインクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。

図２に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジＨＣと脱着可能である。

カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。なお、この実施例ではインクタンク内にインクが充填されているカートリッジとなっている。

また、カートリッジＩＪＣＫやＩＪＣＣは一体型のみならず、インクタンクと記録ヘッドとが分離する構成のものを用いることもできる。

記録ヘッドＩＪＨは記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣとをまとめて言及するときに用いる。

さらに、図２から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。

図３は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な内部構造を示す斜視図である。

図３からインクタンクＩＴＫから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル２Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル２Ｍ、イエロ（Ｙ）インクを供給するインクチャネル２Ｙがあり、インクタンクＩＴＫからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。

インク流路３０１Ｃ、３０１Ｍ、３０１Ｙが電気熱変換体（ヒータ）４０１に対応して設けられており、これらのインク流路を経てＣインク、Ｍインク、Ｙインクは夫々、基板上に設けられた電気熱変換体（ヒータ）４０１まで導かれる。そして、電気熱変換体（ヒータ）４０１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４０１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡によって吐出口３０２Ｃ、３０２Ｍ、３０２Ｙからインク液滴９００Ｃ、９００Ｍ、９００Ｙが吐出される。

なお、図３において、１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成される記録ヘッド用基板（以下、ヘッド基板という）である。

また、１つの電気熱変換体（ヒータ）及びこれを駆動するＭＯＳ−ＦＥＴをまとめて記録素子といい、複数の記録素子を総称して記録素子部という。

図３ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図３に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。

次に、上述した記録装置の記録制御を実行するための制御構成について説明する。

図４は記録装置の制御回路の構成を示すブロック図である。

図４において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号や記録ヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。

さらに、１７０９は記録紙Ｐを搬送するための搬送モータ（図１では不図示）１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ１７１０を駆動するためのモータドライバ、１７０５は記録ヘッドＩＪＨを駆動するためのヘッドドライバである。このヘッドドライバは記録ヘッドＩＪＨのヒータに与える定電流値を所定値に可変設定するための制御信号としての論理信号や基準電流を発生する電圧電流変換回路などに設けられるスイッチを制御する制御信号をも出力する。なお、記録ヘッド内部でこのスイッチを制御する信号を生成する場合には、記録装置本体から信号を送信する必要はない。

上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データに従って記録ヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。

なお、この実施形態では、図２に示すような構成の記録ヘッドを用い、キャリッジ各走査において、記録ヘッドＩＪＨＫによる記録と記録ヘッドＩＪＨＣによる記録とが重ならないように制御する。カラー記録の場合、各走査毎に記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣとを交互に駆動する。例えば、キャリッジが往復走査する場合に、往路走査において記録ヘッドＩＪＨＫを駆動し、復路走査において記録ヘッドＩＪＨＣを駆動するように制御する。記録ヘッドの駆動制御はこのような制御のみならず、記録動作は往路走査のみで行い記録紙Ｐの搬送を行わずに２回の往路走査で記録ヘッドＩＪＨＫと記録ヘッドＩＪＨＣを夫々駆動するなどの他の制御を行っても良い。

次に、記録ヘッドＩＪＨに実装されるヘッド基板の構成とその動作について説明する。

図５は、実施例１に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示す図である。なお、この図において、既に従来例で説明したのと同じ構成要素には同じ参照番号を付し、その説明を省略する。

図５では、基準電圧回路１０５、電圧電流変換回路１０４、電流源ブロック１０６に加えて、基準電流回路１０７が図示されている。また、電流源ブロック１０６は同様の構成をもつｎ個の電流源ブロック１０６₁〜１０６_nから成り立っている。さらに、電圧電流変換回路１０４には基準電流Ｉrefを通電を制御するためにスイッチ１０８が挿入されている。

基準電圧回路１０５の電圧源としては、電源電圧や温度変化に対し安定な電圧を出力することが望ましいので、例えば、バンドギャップ電圧を用いて電源電源や温度変化に対し安定な電圧を得ている。

電圧電流変換回路１０４で生成された基準電流Ｉrefを基に、基準電流回路１０７ではｎ個の基準電流ＩＲ１〜ＩＲｎを生成する。この実施例では、スイッチ１０８を制御することにより基準電流Ｉrefの通電と非通電が切換え制御され、基準電流Ｉrefを基に生成されるＩＲ１〜IＲｎも同時に通電と非通電とが切り換わる。ｎ個の電流源ブロック１０６夫々は、図５に示されるように、ｘ個のヒータ１０１とｘ個のスイッチング素子１０２とから成るｍ個のグループ１０６−１〜１０６−ｍに対応してｍ個の定電流源１０３₁〜１０３_mを備えている。

ｍ個のグループ１０６−１〜１０６−ｍ毎に設けられた定電流源１０３₁〜１０３_mの出力端子は、各グループにおいて、ヒータ１０１とスイッチング素子１０２が直列接続された各グループの共通接続端にそれぞれ接続され、各定電流源はＧＮＤライン１１１に接続されている。

各ヒータへの通電制御は、各グループ内のスイッチング素子１０２を制御信号ＶＧｉ（ｉ＝１〜ｘ）により切り替えることにより、各グループ毎に設けられた定電流源１０３₁〜１０３_mの出力電流Ｉｈ１〜Ｉｈｍを所望のヒータへ接続することにより行われる。

ここで、定電流源１０３₁〜１０３_mには、ＭＯＳトランジスタを飽和領域で動作させるようにした定電流源を用いることでヒータの近傍といった回路配置密度が高い位置にも電源を配置することができる。

次にヒータ駆動回路の動作について説明する。

ｍ個のグループの駆動制御は同じ方法でなされるので、ここでは、図５に示すヒータ駆動回路において、電流源ブロック１０６₁のグループ１０６−１に収容されるｘ個のヒータ１０１₁₁〜１０１_1xを例にして説明する。

図６はスイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０８を制御する制御信号Ｖｓと各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。図６において、（Ａ）は各スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形を示す図で、（Ｂ）は各ヒータ１０１を流れる電流量の時間変化を示している。

図６（Ａ）におけるＶＧ１〜ＶＧｘは、ｘ個のスイッチング素子１０２₁₁〜１０２_1x夫々を、オン（短絡）又はオフ（開放）するように制御するゲート制御信号である。ここで、ゲート制御信号ＶＧｉの信号レベルがハイレベル（Ｈ）のときに対応するスイッチング素子１０２がオン（導通）し、ロウレベル（Ｌ）のときに対応するスイッチング素子１０２がオフ（非導通）する。同様に、制御信号Ｖｓの信号レベルがハイレベル（Ｈ）のときに対応するスイッチ１０８がオン（導通）し、ロウレベル（Ｌ）のときに対応するスイッチ１０８がオフ（非導通）する。

図６（Ａ）に示す例では、グループ１０６−１の全てのヒータ１０１₁₁〜１０１_1xが順次駆動されるものとして説明している。

さて、図６（Ａ）によれば、時刻ｔ＝t0において、制御信号Ｖｓがハイレベルとなり、基準電流Ｉrefが流れ、定電流源１０３に基準電流が供給されるが、t0≦ｔ＜ｔ1の期間には、ゲート制御信号ＶＧ１〜ＶＧｘは全てロウレベルであるため、定電流源１０３₁の出力とヒータ１０１₁₁〜１０１_1xとは開放されている。このため、ヒータ１０１₁₁〜１０１_1xのいずれにも電流が流れない。

次に、ｔ1≦ｔ＜ｔ2の期間では、ゲート制御信号ＶＧ１だけがハイレベルになる。このためスイッチング素子１０２₁₁だけが短絡し、定電流源１０３₁の出力電流Ｉｈ１がヒータ１０１₁₁を流れる。これは、図６（Ｂ）において、ｔ1≦ｔ＜ｔ2の期間、Ｉｈ１が立ち上がっていることで示されている。

そして、ｔ2≦ｔでは制御信号ＶＧ１が再びロウレベルとなり、ヒータ１０１₁₁への通電が遮断される。さらに、t3≦ｔでは、制御信号Ｖｓがロウレベルとなるので、基準電流Ｉrefの通電が遮断され、定電流源１０３₁への基準電流の供給が止まる。

以上説明したように、ヒータ１０１₁₁に通電する直前のt0≦ｔ＜ｔ1の期間に基準電流Ｉrefが電流源１０３₁に供給され、ｔ1≦ｔ＜ｔ2の期間、ヒータ１０１₁₁にのみ電流が供給されてヒータ１０１₁₁が加熱され、ヒータ１０１₁₁への通電が終了すると、t3≦ｔでは、基準電流Ｉrefの供給が遮断される。このような過程において、ヒータ１０１₁₁の近傍のインクが加熱されて発泡し、ヒータ１０１₁₁が配置されているノズルからインクが吐出されることにより所定画素（ドット）を記録することができる。

続いて、ゲート制御信号ＶＧ２がハイレベルとなるとスイッチング素子１０２₁₂が短絡され、定電流源１０３₁の出力電流Ｉｈ１がヒータ１０１₁₂に印加される。これは、図６（Ｂ）において、Ｉｈ２が立ち上がっていることで示されている。

以下同様にして、ゲート制御信号ＶＧｎが順次ハイレベルとなることにより、スイッチング素子１０２₁₁〜１０２_1xが順次オンされて、定電流源１０３₁の出力電流Ｉｈ１がヒータ１０１₁₁〜１０１_1xに順次印加され、グループ１０６−１に収容される全てのヒータ１０１₁₁〜１０１_1xが駆動される。

尚、ここではグループ１０６−１の全てのヒータ１０１₁₁〜１０１_1xが順次駆動される場合について説明したが、実際の記録動作では所望のドットを形成するために必要なヒータのみが駆動されるので、所望のヒータを駆動してドットを記録するときのみ、そのスイッチング素子に対応するゲート制御信号がハイレベルとなる。

以上説明した動作は、グループ１０６−２〜１０６−ｍ夫々に収容される各ヒータについても同様にして実行され、これにより各ヒータへの通電制御が行われて（ｘ×ｍ）個のヒータから任意のヒータを選択駆動できる。

以上説明した実施例に従えば、電圧電流変換回路内に基準電流の供給のオンオフ制御を行うスイッチを設け、そのスイッチを制御信号により制御することにより、ヒータを駆動する以外のタイミングでは基準電流の供給を遮断することができるので、基準電流の供給による電力消費を効果的に抑えることができる。

なお、以上説明した例は、ｘ個毎のヒータとスイッチング素子が共通に１つの定電流源に接続されている構成であったが本発明はこれによって限定されるものではない。

例えば、図７に示すように、ｍ個のヒータとスイッチング素子に対してｍ個の電流源が１対１に対応している構成にも適用することができる。このような構成を用いると、全てのヒータを同時にまたは任意の数を同時に駆動することができる。なお、この場合にも、基準電流の供給タイミングは図６で説明したのと同様に行うことができる。

或いは、図８に示すように、基準電圧回路１０５にスイッチ１１２を設ける構成にも適用することができる。図８に示す例では、図５に示した構成と比較して、基準電流Ｉrefの通電制御を基準電圧回路１０５で生成される基準電圧Ｖrefを接地することで基準電圧Ｉrefの供給を遮断している。この場合には、基準電圧Ｖrefを接地するタイミングを図６で説明したのと同様に行うと良い。

図９は、実施例２に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示すブロック図である。なお、この図において、既に従来例や実施例１で説明したのと同じ構成要素には同じ参照番号を付し、その説明を省略する。

この実施例の特徴的な構成は、実施例１のスイッチ１０８が基準電流Ｉrefの通電を制御するのに対して、電圧電流変換回路１０４で生成された基準電流Ｉrefに基づいて生成される複数の基準電流ＩＲ１〜ＩＲｎの通電を制御するために、基準電流回路１０７にｎ個のスイッチ１０９₁〜１０９_nを挿入している点である。

従って、この実施例によれば、基準電流ＩＲ１〜ＩＲｎの通電をスイッチ１０９₁〜１０９_nに供給される制御信号Ｖｓ１、Ｖｓ２……Ｖｓｎにより任意のスイッチの通電の制御がなされる。

次にヒータ駆動回路の動作について説明する。

ｍ個のグループの駆動制御は同じ方法でなされるので、ここでは、図９に示すヒータ駆動回路において、電流源ブロック１０６₁のグループ１０６−１に収容されるｘ個のヒータ１０１₁₁〜１０１_1xを例にして説明する。

図１０はスイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０９₁を制御する制御信号Ｖｓ１と各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。なお、図１０において、（Ａ）は各スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形を示す図で、（Ｂ）は各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示しているが、実施例１で説明したのと同じ信号や動作については、同じ参照記号を付し、その説明は省略する。

図１０（Ａ）、（Ｂ）と図６（Ａ）、（Ｂ）とを比較すると分かるように、電流源ブロック１０６₁に属するヒータの駆動制御には、スイッチ１０９₁を制御する制御信号Ｖｓ１と基準電流ＩＲ１が用いられる。

図１０（Ａ）、（Ｂ）によれば、ヒータ１０１₁₁に通電する直前のt0≦ｔ＜ｔ1の期間に基準電流ＩＲ１が電流源１０３₁に供給され、ｔ1≦ｔ＜ｔ2の期間、ヒータ１０１₁₁にのみ電流が供給されてヒータ１０１₁₁が加熱され、ヒータ１０１₁₁への通電が終了すると、t3≦ｔでは、基準電流ＩＲ１の供給が遮断される。言い換えると、制御信号Ｖｓ１がローレベルにある期間は、基準電流ＩＲ１の供給は停止される。

図１１〜図１２はｍ個のグループの駆動タイミングを示すタイミングチャートである。

図１１は定電流ブロック１０６₁に属するｍ個のグループのヒータが全て順次駆動される例を示し、図１２は実際の記録動作のように、入力画像信号に従ってヒータが駆動される例を示している。

ｘ個のヒータで構成される各グループ内のヒータは同時に２つ以上駆動しないように、駆動タイミングが制御されるため、定電流源ブロック１０６₁において、同時駆動される最大ヒータ数はｍ個になる。このとき、ヒータ電流（Ｉｈtotal）および基準電流ＩＲ１の単位時間あたりの消費電流が最大となる。図９に示すように定電流源ブロックがｎ個ある場合、基準電流およびヒータの数がｎ倍となり、消費電流量の最大もｎ倍となる。

これに対して、実際の記録動作では、入力画像信号に従った数のヒータが駆動されるため、画像信号によっては定電流源ブロック１０６₁内のヒータが1つも駆動されないタイミングも存在する。

図１２では電流源ブロック内のヒータが１つも駆動されないタイミングがある場合を示している。即ち、図１２（Ａ）の時間軸（ｔ）に関し、ヒータ駆動タイミングをｘ個に分割した２番目のタイミングでは、グループ１０６−１〜１０６−ｍのヒータ１０１₁₂、１０１₂₂、……１０１_m2がひとつも駆動されていない状態が示されている。このタイミングでは定電流源ブロック内のヒータは１つも駆動されないため、後述の検知回路の制御信号または記録ヘッド外部からの信号により、基準電流ＩＲ１の供給は遮断されたままに制御される。このときの基準電流ＩＲ１およびヒータ電流（Ｉｈtotal）が図１２（B）に示されている。

以上説明した動作は他の定電流源ブロック１０６₂〜１０６_nに対しても同様に実行される。

次に、定電流源ブロックのヒータ駆動の有無を検知する検知回路について説明する。

図１３は定電流ブロック１０６₁とそのヒータ駆動制御回路、及び検知回路との関係を示す回路ブロック図である。

定電流ブロック１０６₁が電流を供給するｍ個のグループ１０６−１〜１０６−ｍに属する（ｘ×ｍ）個のヒータのオン、オフに関する画像信号（ＤＡＴＡ）は、クロック信号（ＣＬＫ）に同期してシフトレジスタに入力され、シフトレジスタに入力された画像信号はラッチ信号（ＬＴ）によりラッチ回路にラッチされ、デコーダ１１５に入力される。そして、ラッチ回路から出力される画像信号（ＤＡＴＡ）とデコーダ１１５から出力される時分割信号（ＢＬＫ）とは、図１３に示すように、（ｘ×ｍ）個のスイッチング素子に対応した（ｘ×ｍ）個のＡＮＤ回路１１６₁₁〜１１６_mxに入力され、それらの信号の論理積が演算される。そして、その演算結果がスイッチング素子のゲートに入力され、その演算結果に従って定電流ブロック１０６₁のヒータが選択される。

なお、シフトレジスタに入力された信号は検知回路１１３に対して入力される。また、図１３でシフトレジスタとラッチ回路とは同じ参照番号１１４として示されている。

図１４は検知回路の構成を示すブロック図である。

図１４に示すにシフトレジスタ（Ｓ／Ｒ）１１４ａは、定電流源ブロック１０６₁によって電流供給がなされるヒータの内、ｍ個のヒータ駆動に対応した画像データを格納するものでｍ個のレジスタで構成されている。シフトレジスタ１１４ａの出力はパラレルにラッチ回路１１４ｂに入力され、ラッチ回路１１４ｂの出力の各ビットは定電流源ブロック１０６₁のｍ個のグループ１０６−１〜１０６−ｍの各グループに属するスイッチング素子に接続されたＡＮＤ回路の１端子に入力される。

一方、ラッチ回路１１４ｂの出力の各ビットは検知回路１１３のＯＲ回路１１３ａの入力にそれぞれ接続される。ＯＲ回路１１３ａの出力はＡＮＤ回路１１３ｂに入力される。ＡＮＤ回路１１３ｂのもう一方の入力にはスイッチ１０９₁の開閉を制御する制御信号Ｖｓ１のタイミングを決めるＥＮ信号が入力される。このようにして、ＡＮＤ回路１１３ｂからの出力信号として制御信号Ｖｓ１が生成され、これが基準電流ＩＲ１の供給を制御するスイッチ１０９₁に供給される。

この検知回路は次のように動作する。

即ち、記録装置本体よりクロック信号（ＣＬＫ）に同期して定電流源ブロック１０６₁１のヒータ駆動に対応する画像信号（ＤＡＴＡ）がシリアルにシフトレジスタ１１１４ａに入力される。Ｍ個のヒータに対応したＭビットの画像信号がシフトレジスタ１１１ａに格納された後、ラッチ信号（ＬＴ）が入力されたタイミングで、Ｍビットの画像信号がパラレルにラッチ回路１１４ｂに入力されラッチ保持される。ラッチ回路１１４ｂから出力された画像信号はグループ１０６−１〜１０６−ｍのヒータのスイッチング素子のゲート制御信号を生成するために用いられる。同時に、ｍビットの画像信号はＯＲ回路１１３ａに入力され、定電流ブロック１０６₁のヒータを駆動するか否かを検知するための情報として用いられる。

図１４に示す回路構成によれば、グループ１０６−１〜１０６−ｍまでの少なくとも１つ以上のヒータが駆動される場合、ＯＲ回路１１３ａの出力はハイレベルとなる。この出力はＡＮＤ回路１１３ｂに入力され、基準電流の通電のタイミングを決めるＥＮ信号がハイレベルであれば、ヒータが駆動するタイミングの時に基準電流ＩＲ１を供給する。これに対して、グループ１０６−１〜１０６−ｍのいずれのヒータも駆動しない場合、ＯＲ回路１１３ａの出力はロウレベルのままとなり、ＥＮ信号の信号レベルに係らず、基準電流ＩＲ１は供給されない。この状態は、上述した図１２（Ａ）の２番目のタイミングに相当し、定電流ブロック１０６₁における基準電流ＩＲ１による電力消費を抑制する。

このような検知回路を定電流源ブロック１０６₂〜１０６_nに対しても同様に備えることで、各定電流源ブロックに対応するヒータ駆動の有無を検知することができ、これにより基準電流ＩＲ２〜ＩＲｎの供給制御し、電力消費を抑制する。

以上説明したように、定電流源ブロックのヒータ駆動の有無を検知する構成がない場合は、回路全体の基準電流ＩＲ１〜ＩＲｎはヒータ駆動時は同時に全てのブロックに流れるが、定電流源ブロックのヒータ駆動の有無を検知できる構成を備える場合には、各定電流源ブロックのヒータを少なくとも１つ以上駆動する時は瞬間的に最大でｎ倍の基準電流が流れるものの、定電流源ブロック内のヒータ駆動を全く行わないタイミングが存在する場合は、その定電流源ブロックに供給する基準電流をゼロに抑えることができる。これにより、記録動作に用いる基準電流の総数を入力画像信号に応じて減少させることができる。

従って以上説明した実施例に従えば、実施例１のスイッチ１０８を制御するのと同様にスイッチ１０９₁〜１０９_nを制御することで、実施例１と全く同様の効果を得ることができる。さらに、ｎ個の電流源ブロック１０６₁〜１０６_nの内、あるタイミングでヒータ駆動を行わない電流源ブロックが存在する場合、その電流源ブロックへ供給する基準電流の供給を遮断することで、実施例１に比べさらに電力消費を抑えることができる。これにより、ヘッド基板温度の上昇を一層効果的に抑えることが可能となる。

なお、検知回路の構成は図１４に示したものに限定されるものではない。

図１５は検知回路の別の構成を示すブロック図である。

この構成によれば、画像信号（ＤＡＴＡ）はセットリセット（ＳＲ）回路１１３ｃのセット端子にも入力される。セットリセット（ＳＲ）回路１１３ｃは１つのフリップフロップ回路で構成され、そのクロック入力端子に画像信号（ＤＡＴＡ）が入力され、その画像信号に１回でもハイレベルの信号が入力されると、それ以後、クリア端子にクリア信号（ＣＬＲ）が入力されるまで、その出力端子からはハイレベルの信号を出力する。

さて、この検知回路では、画像信号（ＤＡＴＡ）が入力される前にクリア信号（ＣＬＲ）が入力され、セットリセット（ＳＲ）回路１１３ｃの出力信号がリセットされローレベルになる。その後、ｍビットの画像信号がシリアルにシフトレジスタ１１４ａに入力されるとともに、セットリセット（ＳＲ）回路１１３ｃにも入力される。

そのｍビットの画像信号の内、少なくとも１ビット以上がハイレベル、即ち、少なくとも１つ以上のヒータを駆動する画像信号がある場合、セットリセット（ＳＲ）回路１１３ｃの出力がハイレベルとなる。このタイミングでは、定電流源ブロック１０６₁によって電流供給され駆動可能なｍ個のヒータの内、１つ以上が駆動されるため、入力されるＥＮ信号に従って基準電流ＩＲ１が供給される。これに対して、ｍビットの画像信号中にいずれのヒータも駆動する画像信号が存在しない場合、セットリセット信号の出力はクリア信号（ＣＬＲ）によりリセットされたままの状態、即ち、ロウレベルとなり、基準電流ＩＲ１は供給されない。

このような検知回路も、図１４に示した検知回路と同様に、定電流源ブロック１０６₂〜１０６_nに対しても同様に備えることで、各定電流源ブロックに対応するヒータ駆動の有無を検知することができ、これにより基準電流ＩＲ２〜ＩＲｎの供給制御し、電力消費を抑制する。また、図１５に示した回路構成の場合、入力する画像信号のビット数が増加しても検知を行うセットリセット回路の構成が変わらないため、図１４に示した検知回路の構成と比較して、入力画像信号のビット数の増加に対して検知にかかわる回路規模の増大がないという利点がある。これは、入力画像信号のビット数の増加に係りなく、検知回路の実装に必要なレイアウト面積は一定となることを意味するので、ヘッド基板のコストを抑えることに貢献する。

なお、以上説明した検知回路はヘッド基板上に備えるものとして説明したが、本発明はこれによって限定されるものではなく、ヒータの駆動情報を検知することが可能であれば、例えば、記録装置本体の制御回路の基板上や記録ヘッドを搭載するキャリッジ基板上に備えられても良い。

図１６は、実施例３に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示すブロック図である。なお、この図において、既に従来例や実施例１、２で説明したのと同じ構成要素には同じ参照番号を付し、その説明を省略する。

この実施例の特徴的な構成は、実施例１によれば、基準電流Ｉrefの通電を制御するスイッチ１０８を電圧電流変換回路１０４に設け、実施例２によれば、電圧電流変換回路１０４で生成された基準電流Ｉrefに基づいて生成される複数の基準電流ＩＲ１〜ＩＲｎの通電を制御するｎ個のスイッチ１０９₁〜１０９_nを基準電流回路１０７に設けたのに対し、電圧電流変換回路１０４と基準電流回路１０７の両方に、基準電流Ｉrefと基準電流ＩＲ１〜ＩＲｎの通電を制御するスイッチを設けた点にある。

図１７はスイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０９₁を制御する制御信号Ｖｓ１とスイッチ１０８を制御する制御信号Ｖｓと各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。

なお、図１７において、（Ａ）は主に各スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形を示す図で、（Ｂ）は各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示しているが、実施例１、２で説明したのと同じ信号や動作については、同じ参照記号を付し、その説明は省略する。

図１０と図１７とを比較すると分かるように、ゲート制御信号ＶＧｉによるヒータ駆動制御方法と制御信号Ｖｓ１による基準電流ＩＲ１の制御方法は実施例２の場合と同じである。しかしながら、この実施例では、基準電流Ｉrefの通電が制御信号Ｖｓによってもなされる。

上述したように、基準電流Ｉrefを基準に複数の基準電流ＩＲ１〜ＩＲｎは生成されるので、基準電流Ｉrefの供給が遮断されているときは基準電流ＩＲ１〜ＩＲｎの供給も遮断される。従って、実施例２に従えば、基準電流Ｉrefは常に通電されるのに対し、この実施例ではヒータを駆動するタイミングで基準電流Ｉrefが通電制御されることになる。さらに、基準電流ＩＲ１〜ＩＲｎの通電時間（例えば、図１７（Ｂ）によれば、基準電流ＩＲ１は、t1≦ｔ＜t4だけ通電）よりやや長め時間だけ（図１７（Ａ）のt0（＜t1）≦ｔ＜（t4＜）t5）基準電流Ｉrefの通電を行うことで、基準電流ＩＲ１〜ＩＲｎを供給する時間を基準電流Ｉrefのタイミングで規定することができる。

従って、この実施例によれば、基準電流Ｉrefの通電制御をスイッチ１０８に供給される制御信号Ｖｓにより行うとともに、基準電流ＩＲ１〜ＩＲｎの通電制御をスイッチ１０９₁〜１０９_nに供給される制御信号Ｖｓ１、Ｖｓ２……Ｖｓｎにより行うことができるので、さらに一層基準電流による電流消費を抑えることができる。

本発明の代表的な実施形態であるインクジェット記録装置のキャリッジ周辺部の構成の概要を示す外観斜視図である。 インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。 ３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。 図１に示した記録装置の制御構成を示すブロック図である。 実施例１に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示すブロック図である。 スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０８を制御する制御信号Ｖｓと各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。 ｍ個のヒータとスイッチング素子に対してｍ個の電流源が１対１に対応している構成のヒータ駆動回路の構成を示す図である。 基準電圧回路１０５にスイッチ１１２を設けたヒータ駆動回路の構成を示す図である。 実施例２に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示すブロック図である。 スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０９₁を制御する制御信号Ｖｓ１と各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。 ｍ個のグループの駆動タイミングを示すタイミングチャートである。 ｍ個のグループの駆動タイミングを示すタイミングチャートである。 定電流ブロック１０６₁とそのヒータ駆動制御回路、及び検知回路との関係を示す回路ブロック図である。 検知回路の構成を示すブロック図である。 検知回路の別の構成を示すブロック図である。 実施例３に従う記録ヘッドのヘッド基板に設けられているヒータ駆動回路の構成を示すブロック図である。 スイッチング素子１０２の制御端子に印加されるゲート制御信号ＶＧｉの信号波形とスイッチ１０９₁を制御する制御信号Ｖｓ１とスイッチ１０８を制御する制御信号Ｖｓと各ヒータ１０１₁₁〜１０１_1xを流れる電流量の時間変化を示す図である。 従来のインクジェット記録ヘッドに搭載したヒータ駆動回路の構成例を示す図である。

符号の説明

１０１₁₁〜１０１_mx ヒータ
１０２₁₁〜１０２_mx スイッチング素子
１０３₁〜１０３_m 定電流源
１０４ 電圧電流変換回路
１０５ 基準電圧回路
１０６、１０６₁〜１０６_n 電流源ブロック
１０７ 基準電流回路
１０８、１０９₁〜１０９_n、１１２ スイッチ
１１０ 電源供給ライン
１１１ ＧＮＤライン
１１３ 検知回路
ＩＪＨ 記録ヘッド

Claims (15)

1. 複数の記録素子と、
   前記複数の記録素子各々に対応づけて設けられ、前記複数の記録素子を駆動する複数の駆動素子と、
   基準電圧を発生する基準発生回路と、
   前記基準電圧回路から発生された基準電圧に基づいて、第１の基準電流を発生する基準電流発生回路と、
   前記基準電流生成回路で生成された第１の基準電流に基づいて、前記複数の記録素子を駆動するための定電流を発生する複数の定電流源と、
   前記第１の基準電流の供給を制御するスイッチとを有することを特徴とするヘッド基板。
2. 前記第１の基準電流に基づいて、複数の第２の基準電流を生成する変換回路をさらに有することを特徴とする請求項１に記載のヘッド基板。
3. 前記スイッチは、前記基準電流発生回路に設けられることを特徴とする請求項２に記載のヘッド基板。
4. 前記スイッチは、前記変換回路によって生成される複数の第２の基準電流の供給を個別的に制御するために、前記第２の基準電流の数と同じ数、前記変換回路に設けられることを特徴とする請求項２又は３に記載のヘッド基板。
5. 前記複数の記録素子の駆動の有無を検知する検知回路をさらに有し、
   前記検知回路による検知結果に従って前記スイッチのオン／オフが制御されることを特徴とする請求項１乃至４のいずれかに記載のヘッド基板。
6. 前記複数の記録素子と複数の駆動素子を複数のグループにグループ化し、
   前記複数のグループ夫々に定電流を供給するため、前記複数の定電流源が対応して配されることを特徴とする請求項１乃至５に記載のヘッド基板。
7. 前記複数のグループ各々に含まれる複数の記録素子の内、最大１個の記録素子が同時駆動されることを特徴とする請求項６に記載のヘッド基板。
8. 前記同時駆動される単位に対応した画像信号をシリアルに入力するシフトレジスタと、
   前記シフトレジスタに入力された画像信号をラッチするラッチ回路とをさらに有することを特徴とする請求項７に記載のヘッド基板。
9. 前記検知回路は、前記ラッチ回路に入力された画像信号に基づいて、１つ以上の記録素子を駆動させる画像信号があるかどうかを判定することを特徴とする請求項８に記載のヘッド基板。
10. 前記検知回路は、前記同時駆動される単位に対応した画像信号に基づいて、１つ以上の記録素子を駆動させる画像信号があるかどうかを判定することを特徴とする請求項８に記載のヘッド基板。
11. 前記同時駆動される単位において１つの記録素子も駆動されない場合には、前記スイッチをオフにして電流の供給を停止することを特徴とする請求項８乃至１０のいずれかに記載のヘッド基板。
12. 請求項１乃至１１のいずれかに記載のヘッド基板を用いた記録ヘッド。
13. 前記記録ヘッドはインクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項１２に記載の記録ヘッド。
14. 請求項１３に記載のインクジェット記録ヘッドに供給されるインクを保持したインクタンクを一体的に備えたことを特徴とするヘッドカートリッジ。
15. 請求項１３に記載のインクジェット記録ヘッド又は請求項１４に記載のヘッドカートリッジを用いてインクを記録媒体に吐出して記録を行う記録装置。
    

Images