JPS633484B2 - - Google Patents
Info
- Publication number
- JPS633484B2 JPS633484B2 JP53114629A JP11462978A JPS633484B2 JP S633484 B2 JPS633484 B2 JP S633484B2 JP 53114629 A JP53114629 A JP 53114629A JP 11462978 A JP11462978 A JP 11462978A JP S633484 B2 JPS633484 B2 JP S633484B2
- Authority
- JP
- Japan
- Prior art keywords
- differential input
- input terminal
- operational amplifier
- resistor
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は演算増幅器、特に広帯域・低オフセツ
ト・ドリフト演算増幅器に関する。
ト・ドリフト演算増幅器に関する。
従来、広帯域・低オフセツト・ドリフト増幅器
として、第１図に示すチヨツパ形の回路が知られ
ている。同図において、１は入力端子、２はチヨ
ツパ回路、３は交流増幅器、４は同期整流回路、
５は平滑回路、６は高速オペアンプ、７は出力端
子、８は矩形波発振器である。この回路において
は、高周波信号を高速オペアンプ６で増幅し、低
周波信号をチヨツパ回路２から平滑回路５に致る
低ドリフトアンプで増幅し、全体として高速・低
ドリフト演算増幅器を得る。この低ドリフトアン
プ部の動作は、入力信号eiをチヨツパ回路２で矩
形波信号、即ち交流信号に変換し、交流増幅した
信号を同期整流回路４により検波する。このとき
の波形は矩形波であるため、これを平滑するため
に平滑回路５を付加している。またチヨツパ回路
２および同期整流回路４にスイツチの開閉信号を
与える必要があり、矩形波発振器８を必要とす
る。
として、第１図に示すチヨツパ形の回路が知られ
ている。同図において、１は入力端子、２はチヨ
ツパ回路、３は交流増幅器、４は同期整流回路、
５は平滑回路、６は高速オペアンプ、７は出力端
子、８は矩形波発振器である。この回路において
は、高周波信号を高速オペアンプ６で増幅し、低
周波信号をチヨツパ回路２から平滑回路５に致る
低ドリフトアンプで増幅し、全体として高速・低
ドリフト演算増幅器を得る。この低ドリフトアン
プ部の動作は、入力信号eiをチヨツパ回路２で矩
形波信号、即ち交流信号に変換し、交流増幅した
信号を同期整流回路４により検波する。このとき
の波形は矩形波であるため、これを平滑するため
に平滑回路５を付加している。またチヨツパ回路
２および同期整流回路４にスイツチの開閉信号を
与える必要があり、矩形波発振器８を必要とす
る。
このような回路においては、開閉信号およびそ
れによるスイツチの切換えによりチヨツパノイズ
を生じ、従来しばしば問題となつていた。又、回
路構成が複雑となり、さらに差動入力動作ができ
ないなどの欠点を有している。
れによるスイツチの切換えによりチヨツパノイズ
を生じ、従来しばしば問題となつていた。又、回
路構成が複雑となり、さらに差動入力動作ができ
ないなどの欠点を有している。
本発明は上述した従来例の問題点を解消しうる
新規な広帯域・低オフセツト・ドリフト演算増幅
器を提供することを目的とする。
新規な広帯域・低オフセツト・ドリフト演算増幅
器を提供することを目的とする。
該目的を達成するため、本発明においては、広
帯域演算増幅器の入力段に低オフセツト・ドリフ
ト増幅器を含む電圧利得の大きな係数器と低域
波回路とからなるドリフト補償回路を設置する構
成とする。
帯域演算増幅器の入力段に低オフセツト・ドリフ
ト増幅器を含む電圧利得の大きな係数器と低域
波回路とからなるドリフト補償回路を設置する構
成とする。
以下、本発明を実施例を用いて詳述する。
第２図は本発明の一実施例を示す図である。同
図において、１１，１２は差動入力端子、１３は
比較的大きなオフセツトおよびドリフト（両者を
含めてed１とする）を持つ広帯域演算増幅器、
１４は低オフセツト・ドリフト（ed２とする）
を持つ低周波増幅器、１５は低域波回路、１６
は出力端子である。低周波増幅器１４は、抵抗
R1およびR2、コンデンサC1により近似的に下式
の伝達関数を持つ係数器を構成している。
図において、１１，１２は差動入力端子、１３は
比較的大きなオフセツトおよびドリフト（両者を
含めてed１とする）を持つ広帯域演算増幅器、
１４は低オフセツト・ドリフト（ed２とする）
を持つ低周波増幅器、１５は低域波回路、１６
は出力端子である。低周波増幅器１４は、抵抗
R1およびR2、コンデンサC1により近似的に下式
の伝達関数を持つ係数器を構成している。
Ｇ＝−R2／R1・１／１＋SC1R2，
Ｓは演算子……(1)
この回路における差動入力換算のドリフト・オ
フセツトed0は近似的に下式となる。
フセツトed0は近似的に下式となる。
ed0ed2＋ed1／Ｇ ただしＧ≫１ ……(2)
この式から明らかなように、Ｇを大きくすれば
第２図の回路全体のオフセツト・ドリフトed0の
値はほぼed2の値に近くなる。一方、一般に低周
波増幅器１４は高帯域演算増幅器１３に比べては
るかに小さいオフセツト・ドリフトのものが得ら
れるため、ed2≪ed1である。したがつて第２図の
回路全体のオフセツト・ドリフトed0は高帯域演
算増幅器１３を単体で用いたときのオフセツト・
ドリフト（ed1）よりもはるかに小さくなる。
第２図の回路全体のオフセツト・ドリフトed0の
値はほぼed2の値に近くなる。一方、一般に低周
波増幅器１４は高帯域演算増幅器１３に比べては
るかに小さいオフセツト・ドリフトのものが得ら
れるため、ed2≪ed1である。したがつて第２図の
回路全体のオフセツト・ドリフトed0は高帯域演
算増幅器１３を単体で用いたときのオフセツト・
ドリフト（ed1）よりもはるかに小さくなる。
一方、広帯域性については出力端子を接地ある
いはそれに近い使用法、例えば符号反転を伴なう
加算係数器やインバータとして使用した場合に
は、とくに広帯域演算増幅器１３の広帯域を損な
うことがない。すなわち、端子１２を接地、端子
１１に入力抵抗を介して入力信号を印加し、かつ
端子１６と１１の間に帰還抵抗を接続して使用し
た場合、（一般のオペアンプの使用法）、入力信号
の高周波成分は低周波増幅器１４とほとんど通過
しないため１４の一入力端にのみ印加される。つ
まり１４の＋入力端は高周波成分については接地
と同じであり、第２図の回路全体として高周波領
域でのゲインは１３単体のゲインと同じゲインが
確保される。一方、入力信号の低周波成分（１３
のオフセツト・ドリフト電圧も含む）について
は、係数器を介して逆極性で１３の＋入力端に印
加される。これにより先に述べたごとくオフセツ
ト・ドリフトの低減がなされるとともに広帯域の
確保が成される。しかし、低周波増幅器１４の出
力インピーダンスが高周波領域において高いた
め、低周波増幅器１４の出力を直接１３の＋入力
端に接続すれば、低周波増幅器１４の出力インピ
ーダンスは高周波の外部誘導ノイズの信号源とな
り、これが１３により増幅されてしまう。すなわ
ち高周波外部誘導ノイズの混入が生じる。Ｒ，Ｃ
から成る低域波回路１５はこの点を改善するた
めのものであり、このような外部誘導ノイズの１
３への混入を防止できる点でその効果は大きい。
しかも、第２図のように広帯域演算増巾器１４の
一方の差動入力端子はコンデンサＣを介して接地
されており、この端子から見た交流的なインピー
ダンスは極めて小さく、他のデイジタル線の影響
により生ずるインパルスノイズはコンデンサＣを
介して吸収され、広帯域演算増巾器１４の出力は
このノイズによる影響は殆んど受けない。ただ
し、発振防止のためには、第２図の回路全体の総
合伝達関数Gwを一次遅れ系にする必要がある。
先に述べた係数器の伝達関数Ｇ、１５の伝達関数
Kf；及び高帯域演算増幅器１３の伝達関数Gaを
用いて総合伝達関数Gwは Gw＝−Ga（１＋Ｇ・Kf） で表わせる。Gwが１次遅れ系となる（２次遅れ
を含まない）ためには（１＋Ｇ・Kf）が２次遅
れを含まないようにする必要があり、このために
は、時定数Ｒ・Ｃは R1・C1≧Ｒ・Ｃ なる関係にする必要がある。
いはそれに近い使用法、例えば符号反転を伴なう
加算係数器やインバータとして使用した場合に
は、とくに広帯域演算増幅器１３の広帯域を損な
うことがない。すなわち、端子１２を接地、端子
１１に入力抵抗を介して入力信号を印加し、かつ
端子１６と１１の間に帰還抵抗を接続して使用し
た場合、（一般のオペアンプの使用法）、入力信号
の高周波成分は低周波増幅器１４とほとんど通過
しないため１４の一入力端にのみ印加される。つ
まり１４の＋入力端は高周波成分については接地
と同じであり、第２図の回路全体として高周波領
域でのゲインは１３単体のゲインと同じゲインが
確保される。一方、入力信号の低周波成分（１３
のオフセツト・ドリフト電圧も含む）について
は、係数器を介して逆極性で１３の＋入力端に印
加される。これにより先に述べたごとくオフセツ
ト・ドリフトの低減がなされるとともに広帯域の
確保が成される。しかし、低周波増幅器１４の出
力インピーダンスが高周波領域において高いた
め、低周波増幅器１４の出力を直接１３の＋入力
端に接続すれば、低周波増幅器１４の出力インピ
ーダンスは高周波の外部誘導ノイズの信号源とな
り、これが１３により増幅されてしまう。すなわ
ち高周波外部誘導ノイズの混入が生じる。Ｒ，Ｃ
から成る低域波回路１５はこの点を改善するた
めのものであり、このような外部誘導ノイズの１
３への混入を防止できる点でその効果は大きい。
しかも、第２図のように広帯域演算増巾器１４の
一方の差動入力端子はコンデンサＣを介して接地
されており、この端子から見た交流的なインピー
ダンスは極めて小さく、他のデイジタル線の影響
により生ずるインパルスノイズはコンデンサＣを
介して吸収され、広帯域演算増巾器１４の出力は
このノイズによる影響は殆んど受けない。ただ
し、発振防止のためには、第２図の回路全体の総
合伝達関数Gwを一次遅れ系にする必要がある。
先に述べた係数器の伝達関数Ｇ、１５の伝達関数
Kf；及び高帯域演算増幅器１３の伝達関数Gaを
用いて総合伝達関数Gwは Gw＝−Ga（１＋Ｇ・Kf） で表わせる。Gwが１次遅れ系となる（２次遅れ
を含まない）ためには（１＋Ｇ・Kf）が２次遅
れを含まないようにする必要があり、このために
は、時定数Ｒ・Ｃは R1・C1≧Ｒ・Ｃ なる関係にする必要がある。
第３図は本発明の第２の実施例を示す図であ
る。同図において、第２図と同一番号は第２図の
ものと同一物を示す。１７はバツフア増幅器を示
す。第１の実施例においては、入力端子１１から
みた入力インピーダンスが抵抗R1で決まるため、
低インピーダンスとなり好ましくない場合がある
が、本実施例は入力端にバツフア増幅器１７を付
加することにより、その欠点をおぎなつている。
この構成において、もちろん、バツフア増幅器１
７にある程度のゲインを持たせた構成にしても良
い。
る。同図において、第２図と同一番号は第２図の
ものと同一物を示す。１７はバツフア増幅器を示
す。第１の実施例においては、入力端子１１から
みた入力インピーダンスが抵抗R1で決まるため、
低インピーダンスとなり好ましくない場合がある
が、本実施例は入力端にバツフア増幅器１７を付
加することにより、その欠点をおぎなつている。
この構成において、もちろん、バツフア増幅器１
７にある程度のゲインを持たせた構成にしても良
い。
以上詳述してきた本発明によれば、温度ドリフ
トを1.2μV／℃、放置ドリフトを10μV以下の広
帯域演算増幅器を得ることができた。すなわち、
本発明においては、広帯域演算増幅器と低オフセ
ツト・ドリフト低周波増幅器及び低域波回路を
組みあわせることにより、一つの増幅器のみで実
現の困難であつた広帯域・低オフセツト・ドリフ
ト演算増幅器を構成でき、その波及効果は大き
い。
トを1.2μV／℃、放置ドリフトを10μV以下の広
帯域演算増幅器を得ることができた。すなわち、
本発明においては、広帯域演算増幅器と低オフセ
ツト・ドリフト低周波増幅器及び低域波回路を
組みあわせることにより、一つの増幅器のみで実
現の困難であつた広帯域・低オフセツト・ドリフ
ト演算増幅器を構成でき、その波及効果は大き
い。
第１図は従来例を説明するための図、第２図、
第３図は本発明の一実施例図を示す図である。
第３図は本発明の一実施例図を示す図である。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２の差動入力端子を有する広帯域
の第１の演算増巾器と、上記第１の差動入力端子
に接続された係数器と、上記係数器の出力端子と
上記第２の差動入力端子との間に挿入された低域
濾波回路からなり、上記係数器は、第３及び第４
の差動入力端子を有する。上記第１の演算増巾器
よりオフセツトの小さい第２の演算増巾器を有
し、上記第３の差動入力端子は抵抗R1を介して
上記第１の差動入力端子に接続され、上記第２の
演算増巾器の出力は抵抗R2と並列接続されたコ
ンデンサC1を介して上記第３の差動入力端子に
接続され、上記低域濾波回路は、抵抗Ｒとコンデ
ンサＣとからなり、該コンデンサＣの一端は上記
第２の差動入力端子と上記抵抗Ｒの一端に接続さ
れかつ他端は接地され、上記抵抗Ｒの他端は上記
係数器の出力端子に接続されており、上記抵抗
R1，Ｒ及びコンデンサC1，Ｃの間には R1・C1≧Ｒ・Ｃ の関係が成り立つており、上記第１及び第４の差
動入力端子に外部から印加される電圧に差動に応
答するようにした広帯域演算増巾器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11462978A JPS5542411A (en) | 1978-09-20 | 1978-09-20 | Wide-band/low-offset drift operational amplifier |
| US06/076,428 US4293819A (en) | 1978-09-20 | 1979-09-17 | High-speed low-drift operational amplifier |
| NL7906987A NL7906987A (nl) | 1978-09-20 | 1979-09-19 | Zeer snelle operationele versterker met lage drift. |
| DE2937912A DE2937912C2 (de) | 1978-09-20 | 1979-09-19 | Operationsverstärkeranordnung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11462978A JPS5542411A (en) | 1978-09-20 | 1978-09-20 | Wide-band/low-offset drift operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542411A JPS5542411A (en) | 1980-03-25 |
| JPS633484B2 true JPS633484B2 (ja) | 1988-01-25 |
Family
ID=14642620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11462978A Granted JPS5542411A (en) | 1978-09-20 | 1978-09-20 | Wide-band/low-offset drift operational amplifier |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4293819A (ja) |
| JP (1) | JPS5542411A (ja) |
| DE (1) | DE2937912C2 (ja) |
| NL (1) | NL7906987A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717214A (en) * | 1980-07-04 | 1982-01-28 | Mitsubishi Electric Corp | Direct coupling type amplifying circuit |
| US4405901A (en) * | 1981-02-23 | 1983-09-20 | Tokyo Shibaura Denki Kabushiki Kaisha | Signal processing circuit |
| US4459554A (en) * | 1981-12-18 | 1984-07-10 | Inventab Audio Kb | Equalization amplifier |
| US4536666A (en) * | 1982-11-26 | 1985-08-20 | Tektronix, Inc. | Trigger coupling circuit for providing a plurality of coupling modes |
| US4580057A (en) * | 1983-04-29 | 1986-04-01 | Mobil Oil Corporation | Neutron detector amplifier circuit |
| DE3735285A1 (de) * | 1987-10-17 | 1989-04-27 | Eckardt Ag | Schaltungsanordnung zur beseitigung von wechselspannungsstoersignalen |
| DE3925177A1 (de) * | 1989-07-27 | 1991-02-07 | Siemens Ag | Schaltungsanordnung zur temperaturstabilen verstaerkung einer differenzspannung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2801296A (en) * | 1954-02-09 | 1957-07-30 | Bell Telephone Labor Inc | D.-c. summing amplifier drift correction |
| DE1069688B (de) * | 1956-04-19 | 1959-11-26 | N. V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verstärkeranordnung für Gleich- und Wechselspannungen mit Triftkompensation |
| US3573644A (en) * | 1969-03-20 | 1971-04-06 | Hewlett Packard Co | Dc stabilized wide band amplifier |
| FR2082601A5 (ja) * | 1970-03-20 | 1971-12-10 | Schlumberger Cie N | |
| US3701037A (en) * | 1971-06-24 | 1972-10-24 | Intertel Inc | Active filter |
| IT1002736B (it) * | 1973-01-22 | 1976-05-20 | Texas Instruments Inc | Perfezionamento negli amplificatori differenziali a circuito integrato |
| JPS5443639Y2 (ja) * | 1975-09-12 | 1979-12-17 |
-
1978
- 1978-09-20 JP JP11462978A patent/JPS5542411A/ja active Granted
-
1979
- 1979-09-17 US US06/076,428 patent/US4293819A/en not_active Expired - Lifetime
- 1979-09-19 DE DE2937912A patent/DE2937912C2/de not_active Expired
- 1979-09-19 NL NL7906987A patent/NL7906987A/nl not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| NL7906987A (nl) | 1980-03-24 |
| US4293819A (en) | 1981-10-06 |
| DE2937912A1 (de) | 1980-04-24 |
| DE2937912C2 (de) | 1982-08-26 |
| JPS5542411A (en) | 1980-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| Goldberg | Stabilization of wide-band direct-current amplifiers for zero and gain | |
| JPS58142611A (ja) | 演算増幅器を含む増幅回路 | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JPS633484B2 (ja) | ||
| JPS62176315A (ja) | 電子増幅器 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JPS6355805B2 (ja) | ||
| JPH039645B2 (ja) | ||
| KR970009870B1 (ko) | 2차 액티브 위상등가기 | |
| JPS5915125Y2 (ja) | 増幅回路 | |
| JPS639683B2 (ja) | ||
| Buckerfield | The parallel-T dc amplifier: a low-drift amplifier with wide frequency response | |
| SU752592A1 (ru) | Устройство дл дифференциальной защиты с фазовым торможением электроустановки | |
| JP2536653B2 (ja) | 絶縁増幅器のコモンモ―ドノイズ防止回路 | |
| JPH0323690Y2 (ja) | ||
| JP2551925B2 (ja) | 接合容量キャンセル式ｆｅｔスイッチ回路 | |
| JPS6223284A (ja) | 水平同期回路 | |
| JPH0421385B2 (ja) | ||
| JPH0260086B2 (ja) | ||
| JPH0759106A (ja) | アクティブフィルタとこのアクティブフィルタを用いた色輪郭強調回路 | |
| SU1171980A1 (ru) | Операционный усилитель | |
| JPH05347526A (ja) | ノイズ低減回路 | |
| JPS62113216A (ja) | 安定化電源回路 |