JPS6331828B2 - - Google Patents

Description

【発明の詳細な説明】

説明の摘要 デイジタル事象の発生に対してランダムな時間
においてマルチプル・サンプリングの技術を通し
てデイジタル事象の発生レートおよび持続時間長
さ（共にデユウテイ・サイクルと考えられる）を
測定するための方法および装置。サンプルされる
べきデイジタル事象は、時間の与えられた点にお
いて被測定導線において感知されうる２進１また
は０の存在または不存在（すなわち、被測定導線
の２進状態、真または偽）として表示される。任
意の個々の（しかしランダムに決定される）時間
における真または偽の２進状態を感知する確率
は、デユウテイ・サイクルの関数であるので、与
えられた回数だけ与えられたデイジタル事象の２
進状態を感知すること（すなわち、サンプリン
グ）は、デイジタル事象のデユウテイ・サイクル
の相応に統計的に重要な量を生じる。サンプルの
数が大きければ大きいほど、デユウテイ・サイク
ルの量における信頼は大きくなる。与えられた信
頼レベルを引出すのに必要なサンプルの数は、基
本的な統計学の使用を通して決定される。サンプ
リングが生じる時間の点は、統計的な妥当さを許
すためにランダムでなければならない。真のラン
ダムは哲学的には得がたいが、サンプリングのた
めのランダムは、サンプルされるべきデイジタル
事象の発生に同期して走行する時間標準に応答し
てプログラム可能なリード・オンリーメモリ
（PROM）内に蓄積される乱数表を読むことによ
つて得られる。乱数表からの各エントリーは、そ
れがPROMから読取られる時にサンプリングが
生じるかどうかを決定する。各々の被測定導線の
２進状態は、カウンタへのインクリメントまたは
ランダム・アクセス・メモリ（RAM）における
アドレス可能な位置の中味へのインクリメントと
してサンプリング時間に記録される。 本発明の背景 デイジタル・システム、特にデイジタル・デー
タ処理システムにおいて、デイジタル事象の発生
レートおよび又は発生の持続時間長さを測定する
ことがしばしば望ましい。この前後関係からみ
て、デイジタル事象は、被測定導線において真ま
たは偽の２進状態として感知される。時間にわた
つて積分される発生レートおよび発生の持続時間
長さを考えるならば、その量はデユウテイ・サイ
クルと呼ばれうる。デイジタル事象のデユウテ
イ・サイクルの測定は、相対的測定のみが要求さ
れ且つ発生レートまたは発生の持続時間長さの何
れかが一定であるか又は既知である時、発生レー
トおよび発生の持続時間長さの別々の測定で十分
である。さらに、多くの場合に、発生レートおよ
び発生の持続時間長さの測定は、デユウテイ・サ
イクルを計算するためにのみ望ましい。 デイジタル事象の発生レート、発生の持続時間
長さおよびデユウテイ・サイクルは、すべて直接
的に測定されうる。これは、デイジタル事象の発
生に同期的な形の測定を通常含む。デイジタル・
データ処理システムに対して、これは、ソフトウ
エア測定の形をとつた。この技術は２つの基本的
な欠点を有する。第１に、測定されるために、デ
イジタル事象は、ソフトウエアによつて感知され
ることができねばならない。もちろん、この感知
は、直接ではなく、計算機指令の遂行に同期的で
あるデイジタル事象に通常限定される。ソフトウ
エア測定の第２の欠点は、支払われるべき時間的
ペナルテイである。測定を遂行するための指令の
実施は、デイジタル・データ処理システムの容量
のかなりの部分を費すおそれがある。 デイジタル事象の発生レートおよび発生の持続
時間長さを同期的に測定する他の方法は、特別目
的のゆだねられたハードウエアの使用による。前
述のようなソフトウエア測定の欠点のため、この
方法は現在もつとも一般的である。この方法は、
デイジタル事象の発生レートが測定周期に対して
比較的小さい及びその発生の持続時間長さが測定
周期に対して非常に長いか又は非常に短かいデイ
ジタル事象に対して、その大きな応用可能性を見
出した。これらの制限は測定方法によつて本来的
に要求されないのに、これらの測定を遂行するた
めに要求されるハードウエアの量は、これらの制
限を強行させるのに十分なほど通常大きい。発生
レートおよび発生の持続時間長さを同期的に測定
する他の欠点は、もしもデユウテイ・サイクルの
測定が要求されるならば、測定周期にわたるこれ
らの量の積分が要求されることである。 Ross D.Rash等の米国特許第3588837号明細書
は、サンプリングに基づくデイジタル事象を測定
する方法を説明する。上記のRashの米国特許に
おけるハードウエアは、デイジタル事象の予期さ
れる発生に対してランダムであろうとする時間に
おいて被測定導線の２進状態を感知またはサンプ
ルする。統計的に有意味な回数だけ被測定導線を
サンプルすることによつて、デユウテイ・サイク
ルの測定が得られる。その測定の信頼レベルは、
基本的な統計学の技術を使用することによつてた
やすく決定される。読者は、Morris Hamburg
の基本的統計学（1974年、Harcourt，Brace，
Jovanovich社）のようなテキストを使用すると
考察の助けとなる。 本発明はまたデユウテイ・サイクルの測定を導
出するためにサンプリング技術を利用する。しか
しながら、Rashの米国特許と異なり、本発明は、
時間的にランダムにとられるサンプルを与えるた
めに非同期的なサンプリング・クロツクの使用を
頼りにしない。本発明は、ランダム性を確実にし
且つランダム性のこのような不足から生じるエラ
ーを相応して減少させるために、プログラム可能
なリード・オンリーメモリ（PROM）内に蓄積
される乱数表を取入れる。また、Rashの米国特
許と異なり、本発明は、Rashの特許におけるシ
ーケンシヤル・サンプリングの速度欠点を克服す
るために複数の被測定導線を同時にサンプルす
る。これは、複数の被測定導線におけるデイジタ
ル事象の同時発生レートの測定を許す。 本発明の概略 本発明は、デイジタル事象の発生に対して実質
的にランダムな時間において各々の被測定導線の
２進状態（すなわち、各々の被測定導線において
感知可能な真または偽の２進状態）を感知または
サンプルする。サンプルが取られるべき時間は、
プログラム可能なリード・オンリーメモリ
（PROM）内に蓄積される乱数表によつて決定さ
れる。PROMは、発振器に応答して順次にアク
セスされる（すなわち、発振器の各サイクルは、
次の順次のアドレス可能位置を読取らせる）。も
しPROMへのアクセスが２進１を生じるならば、
サンプルは取られる。もしPROMへのアクセス
が２進０を生じるならば、サンプルは取られな
い。発振器は、被測定導線を含むデバイスにおけ
る内部マスタークロツクと同期して作動する。こ
れは、測定が統計的に決定可能な結果を与えるた
めに十分ランダムであるが、内部マスターロツク
駆動デイジタル事象に対して同期することを許
し、それによつて、被測定導線における内部マス
タークロツク駆動の状態の変化の間サンプリング
によつて生じるエラーを最小にする。サンプリン
グ発振器を内部マスタークロツクと同期させて作
動させることは、測定データタの記録および利用
の容易さを推進する。 取られる各サンプルは、被測定導線が真または
偽の２進状態にあることを示す。サンプルを記録
する２つの方法が説明される。被測定導線の比較
的少ない数をサンプルするため、各々の被測定導
線に対してカウンタが割当てられる。被測定導線
が真の２進状態にある場合に取られる各サンプル
に対して、対応するカウンタはインクリメントさ
れる（すなわち、１がカウンタの中味に対して加
算される）。被測定導線が偽の２進状態にある場
合に取られる各サンプルに対して、対応するカウ
ンタはインクリメントされない（すなわち、０が
カウンタの中味に対して加算される）。被測定導
線の数が多くなると、個々のカウンタの費用が大
きくなりうる。その場合、１つの被測定導線に対
応するランダム・アクセス・メモリ（RAM）に
おける各アドレス可能位置をもつランダム・アク
セス・メモリ（RAM）が使用される。各被測定
導線に対するカウントは、RAM内の対応するア
ドレス可能位置に保持される。被測定導線が真の
２進状態にある場合に取られる各サンプルに対し
て、RAM内の対応するアドレス可能位置の中味
はインクリメントされる。被測定導線が偽の２進
状態である場合に取られる各サンプルに対して、
RAM内の対応するアドレス可能位置の中味はイ
ンクリメントされない。 データを累算する組織を使用すると、サンプル
は、時間のある制限周期の間とられる。任意のカ
ウンタまたはRAM内のアドレス可能位置におけ
る総計のカウントは、サンプルが取られた時に対
応する被測定導線が真の２進状態にあつた回数を
表わす。１つのサンプルが真の２進状態にある確
率は、デユウテイ・サイクルに直接依存するの
で、任意のカウンタまたはRAM内のアドレス可
能位置は、対応する被測定導線におけるデイジタ
ル事象のデユウテイ・サイクル（したがつて、発
生レートおよび発生の持続時間長さ）の統計的量
である。取られるサンプルの数が大きくなると、
基本的統計学によつて決定される測定の信頼性は
高くなる。さらに、異なる被測定導線から得られ
るカウントは、もし一致の測定が要求されるなら
ば相互に関連されうる。 実施例の詳細な説明 本発明は、２つの主要な素子を含むと考えられ
うる。第１の素子は、第２図によつて説明される
タイミングを有する第１図のサンプリング素子で
ある。第２の素子は、第３図および第４図によつ
て２つの別々の実施例として示されるデータ記録
素子である。サンプリング素子が最初に説明さ
れ、次にデータ記録素子の２つの実施例が説明さ
れる。 第１図を参照すると、サンプルされるべき被測
定導線は、線路６０，６１，６２および６３とし
て示される。４つの被測定導線が示されるが、専
門家は、別の数の被測定導線に本発明を適用しう
る。線路５５は、被測定導線を含むデバイスから
の内部マスタークロツク信号を供給する。このよ
うなクロツク信号の発生および使用は、シーケン
シヤル・デイジタル機械に対して極めて普通であ
る。サンプリング発振器OSC１０は、線路５５
上の内部マスタークロツク信号に対して同期して
作動する。第２図からわかるように、OSC１０
の出力（すなわち線路５０）および内部マスター
クロツク信号（すなわち線路５５）は同期する。
この同期を得る多くの普通の方法が存在する。
OSC１０は、内部マスタークロツクと同じ時間
標準（例えば、クリスタル）によつて制御されう
る。OSC１０は、入力（図示しない）としての
内部マスタークロツク信号をもつブロツキング発
振器またはサンプル・マルチバイブレータ回路で
ありうる。この同期を達成するために、どの普通
の方法が使用されるかは重要でないが、線路５５
における内部マスタークロツク信号および線路５
０におけるOSC１０の出力は、本発明を適当に
実施するために第２図のように同期されねばなら
ない。 線路５０におけるOSC１０の出力は、線路５
０ａを経てカウンタ１１に入力を供給する。第１
図を参照すると、カウンタ１１は実施例において
17ビツト・カウンタであるが、他の幅（すなわち
17ビツトより少ないまたは17ビツトよりも多い）
が使用されうる。線路５０ａを経てOSC１０か
ら受取られる各々の高入力は、カウンタ１１をし
てインクリメントさせる（すなわち、１が中味に
加算される）。この方法において、カウンタ１１
は、零から2¹⁷―１への全ての２進値を含むよう
になされるので、カウンタ１１は零から2¹⁷―１
へインクリメントされ、そして、線路５０ａを経
て受取られる正パルスによつて零にもどされる。
任意の瞬間に、カウンタ１１の中味は、17ビツト
２進値である。この17ビツト２進値は、線路５１
を経てプログラム可能なリード・オンリーメモリ
PROM１３に接続される。PROM１３は、2¹⁷2
進ビツトの乱数表を含む。その乱数表は、種々の
数学的技法を使用して導かれうる。実施例に対し
て、Morris Hamburgによる基本的統計学
（1974年Harcourt，Brace，Jovanovich社）の第
121頁における乱数表、表６―１の１部分が、10
進から２進に変換され、そしてPROM１３に書
込まれる。PROM１３の2¹⁷2進ビツトの各々は、
線路５１を経てカウンタ１１の中味によつて個々
にアドレス可能である。この方法にて、線路５０
ａを経てカウンタ１１によつて受取られる各々の
高入力は、カウンタ１１の中味をインクリメント
する。これによつて、PROM１３の乱数表の次
のビツトがアドレスされ、線路５３を経てアンド
１４に移送される。 OSC１０の出力は線路５０ｂを経てマルチバ
イブレータMV１２に移送される。MV１２は、
OSC１０から受取られる各々の高入力に応答し
てサンプル・ゲート信号を発生する。（線路５２
を経て移送される）MV１２によつて発生される
サンプル・ゲート信号は、OSC１０から受取ら
れる高入力よりもはかに短かい持続時間である。
第２図を参照されたい。このサンプル・ゲート信
号（すなわち、MV１２の出力）は、線路５２を
経てアンド１４に移送される。第１図を参照され
たい。そのサンプル・ゲート信号は、線路５３を
経て移送されたPROM１３の出力が、アンド１
４が線路５２を経てMV１２によつて可能にされ
る前に安定化することを確実にする。カウンタ１
１に含まれる17ビツト値によつてアドレスされる
2¹⁷ビツト位置の１つにおいてPROM１３内に蓄
積される乱数表から論理１が読取られるならば、
その場合にのみ、線路５２を経て受取られるサン
プル・ゲート信号の発生において、アンド１４
は、高のサンプル信号論理出力を線路５４を経て
移送する。カウンタ１１に含まれる17ビツト値に
よつてアドレスされる2¹⁷ビツト位置の１つにお
いてPROM１３内に蓄積される乱数表から論理
零が読取られるならば、線路５２を経て受取られ
るサンプル・ゲート信号の発生の間および線路５
２を経て受取られるサンプル・ゲート信号の発生
の間常に、アンド１４は、低のサンプル信号論理
出力を線路５４を経て移送する。線路５０，５
１，５２，５３および５４において見出される信
号の関係をみるために第２図を参照されたい。ア
ンド１４がサンプル信号を線路５４を経て移送す
る時、サンプルが取られる。第１図を参照する
と、アンド１４の出力は、線路５４ａを経てアン
ド１５に、線路５４ｂを経てアンド１６に、線路
５４ｃを経てアンド１７に、そして線路５４ｄを
経てアンド１８に移送される。 アンド１５、アンド１６、アンド１７およびア
ンド１８はサンプリング回路である。それらは被
測定導線にすなわち、アンド１５は線路６０に、
アンド１６は線路６０に、アンド１７は線路６
２、そしてアンド１８は線路６３に接続される。
前述のように、４つの被測定導線が示されるが、
本発明は、別の数の被測定導線および対応する別
の数のサンプリング回路を使用して実施されるこ
とができる。第１図のように、各サンプリング回
路は、３つの入力、被測定導線、内部マスターク
ロツクおよびアンド１４の論理出力を有する。表
Ａは、各サンプリング回路を表記し、そして各サ
ンプリング回路の３つの入力線路を指定する。各
場合に、線路５５ａ，５５ｂ，５５ｃおよび５５
ｄを経て受取られる内部マスタークロツク信号
は、サンプルが取られる時間の点を同期化するタ
イミング信号を与える。前述のように、内部マス
タークロツクはOSC１０と同期する。サンプル
決定線路５４ａ，５４ｂ，５４ｃおよび５４ｄ
は、サンプルがとられるかどうかを指定する。前
述のように、線路５４したがつて、線路５４ａ，
５４ｂ，５４ｃおよび５４ｄは、カウンタ１１の
中味によつてアドレスされるPROM１３におけ
る乱数表エントリーへの対応するアクセスが２進
１であるならばサンプル信号を移送し、そして、
カウンタ１１の中味によつてアドレスされる
PROM１３における乱数表エントリーへの対応
するエントリーが２進零であるならばサンプル信
号を移送する。もし線路５４ａ，５４ｂ，５４ｃ
および５４ｄが、線路５５ａ，５５ｂ，５５ｃお
よび５５ｄにおける内部マスタークロツクのタイ
ミング信号の間サンプル信号を含むならば、サン
プルがとられる。もし線路５４ａ，５４ｂ，５４
ｃおよび５４ｄが、線路５５ａ，５５ｂ，５５ｃ
および５５ｄにおける内部マスタークロツクのタ
イミング信号の間サンプル信号を含むならば、サ
ンプルはとられない。もしサンプルがとられない
すなわち、線路５４が内部マスタークロツクのタ
イミング信号の間サンプル信号を含むそして被測
定導線が高（論理真）であるならば、その場合に
のみ、対応するサンプリング回路すなわち、アン
ド１５、アンド１６、アンド１７またはアンド１
８はその出力を高すなわち、線路６５、線路６
６、線路６７または線路６８にセツトする。第２
図はサンプリング素子における各信号の時間関係
を示す。

【表】 前述のように、データ記録素子は、２つの好ま
しい具体例を有する。比較的少数の被測定導線に
対して、第３図の具体例が使用される。費用のた
めに、第４図の第２具体例が、比較的多数の被測
定導線に対して使用される。 第３図のデータ記録素子は、事象カウンタ
（event counter）EC１２０，EC２２１，EC３
２２およびECN２３の使用を含む。１つのカウ
ンタが各サンプリング回路の出力に接続される。
アンド１５は線路６５を経てEC１２０に接続さ
れる。アンド１６は線路６６を経てEC２２１に
接続される。アンド１７は線路６７を経てEC３
２２に接続される。アンド１８は線路６８を経て
ECN２３に接続される。被測定導線が高である
時に取られる各サンプルに対して、対応する事象
カウンタはインクリメントされる（すなわち、１
が中味に加算される）。事象カウンタの幅（すな
わちビツト位置の数）は、いくらか任意と考えら
れうる。要求されるサンプルの数したがつて、事
象カウンタの幅を決定するのは、測定の所望の信
頼レベルである。この実施例は、満足な信頼レベ
ルを与えるものとして16ビツト事象カウンタを利
用する。与えられた信頼レベルを得るために事象
カウンタ幅の選択は、Morris Hamburgによる
基本的統計学（Harcourt，Brace，Jovanovich
社1974年）によつて説明される初歩の統計学の使
用によつてなされうる。事象カウンタの出力線路
は、第３図に示される。EC１２０は、その16ビ
ツト出力を線路３０を経て移送する。EC２２１
は、線路３１を経てその16ビツト出力を移送す
る。EC３２２は、線路３２を経てその16ビツト
出力を移送する。ECN２３は、線路３３を経て
その16ビツト出力を移送する。被測定導線におけ
る信号のデユウテイ・サイクルの相対的寸法は、
対応する事象カウンタの16ビツト値を読取ること
によつて得られる。 第４図は、比較的多数の被測定導線が使用され
る時のデータ記録素子の実施例を示す。各サンプ
リング回路すなわち、アンド１５、アンド１６、
アンド１７およびアンド１８の出力は、線路６
５、線路６６、線路６７および線路６８を経てそ
れぞれ対応するフリツプ・フロツプFF１７０，
FF２７１，FF３７２およびFFN７３に接続され
る。フリツプ・フロツプすなわち、FF１７０，
FF２７１，FF３７２およびFF３７３は、記録
されるまで、対応する被測定導線からの各サンプ
ルの結果（すなわち、高または低）を保持する。 周波数マルチプライヤFMUL７４は、線路５
５を経て内部マスタークロツクからのタイミング
信号を受取る。FMUL７４は、サンプルされる
べき被測定導線の数に対応する出力パルスの数を
発生する。図示のように４つの被測定導線がサン
プルされる。したがつて、FMUL７４は、線路
５５を経て受取られる内部マスタークロツクの各
タイミング信号に対して４つのパルスを発生し、
線路８６を経て移送する。第５図は、線路５５を
経ての入力とFMUL７４の線路８６を経ての出
力との間の関係を示す。 カウンタ７８は、線路８６を経てFMUL７４
の出力を受取る。第４図を参照されたい。カウン
タ７８は、線路８６を経て受取られる各パルスに
対してインクリメントされるすなわち、１がカウ
ンタ７８の中味に加算される。カウンタ７８は、
サンプルされるべき被測定導線の数に等しいモジ
ユラス（modulus）を有する。図示の４つの被測
定導線をサンプルするために、カウンタ７８は、
４つの独特な状態（すなわち、０，１，２および
３）のキヤパシテイを有する２ビツト・カウンタ
である。カウンタ７８の出力は、カウンタ７８の
中味を示すＭビツト値である。Ｍは、図示の４つ
の被測定導線をサンプルするための２である。カ
ウンタ７８の２ビツト中味は、線路９１を経てラ
ンダム・アクセス・メモリRAM７９に及び線路
８５を経てセレクタ７５に移送される。線路８６
を経てのカウンタ７８への入力と線路８５および
線路９１を経てのカウンタ７８からの出力との時
間関係は、第５図を参照するとわかる。 セレクタ７５は、サンプルされる被測定導線に
対応する線路８１、線路８２、線路８３または線
路８４を経て受取られるフリツプ・フロツプのう
ちの１つすなわちFF１７０，FF２７１，FF３
７２またはFFN７３の状態を、線路８７を経て
移送されるべき出力として選択する。選択される
ものは、線路８５を経て受取られるカウンタ７８
の中味によつて決定される。表Ｂは、選択モード
に対するカウンタ７８の４つの可能な値の関係を
示す。第５図は、どのフリツプ・フロツプすなわ
ちFF１７０，FF２７１，FF３７２またはFFN
７３が選択されるかを示す表示をもつ時間の関数
として線路８７の状態を示す。他の関連する線路
における信号に対する線路８７の状態の時間関係
をも注意されたい。 カウンタ７８の中味は線路９１を経てRAM７
９に移送される。RAM７９は、サンプルされる
べき各々の被測定導線に対して１つのアドレス可
能な位置またはセルを含む。図示の実施例におい
て、RAM７９は、サンプルされるべき４つの被
測定導線の１つに対応する各セルをもつ４つのセ
ルを含む。各セルは、要求される統計的に決定さ
れる信頼レベルを与えるのに十分な数のビツトを
蓄積するための容量を有する。 カウンタ 中味 線路８７の状態 00＝０ 線路８１と同じ 01＝１ 線路８２と同じ 10＝２ 線路８３と同じ 11＝３ 線路８４と同じ 表 Ｂ 前述のように、16ビツトはこの実施例に対して
十分であると考えられる。したがつて、RAM７
９は各々16ビツトの４つのセルを含む。カウンタ
７８の中味は、線路９１を経て２ビツト値として
受取られ且つRAM７９のアドレス入力に接続さ
れる。これは、RAM７９の４つの16ビツトのセ
ルのうちの１つをして、カウンタ７８の２ビツト
の中味に対応してアドレスさせる。RAM７９
は、線路９２を経て出力レジスタOREG８０にア
ドレスされるセルの16ビツトの中味を移送する。
OREG８０は、アドレスされるセルの16ビツト中
味を線路９０を経てアダー１７に移送する。アダ
ー７７は、線路９０を経てOREG８０からアドレ
スされるセルの16ビツト中味および線路８７を経
てカウンタ７８の中味に応答してセレクタ７５に
よつて選択される１つのフリツプ・フロツプの状
態を受取る。線路８７が高であるならば、アダー
７７は、線路９０を経て受取られるアドレス・セ
ルの16ビツト中味に１を加算する。線路８７が低
であるならば、アダー７７は、線路９０を経て受
取られるアドレスされるセルの16ビツト中味に１
を加算しない（すなわち、零を加算する）。アダ
ー７７は、線路８８を経て入力レジスタIREG７
６に、その結果生じる16ビツトの数量を移送す
る。IREG７６は、その結果の16ビツトの数量を
線路８９を経てRAM７９に移送する。RAM７
９は、その結果の16ビツト数量を線路８９を経て
その書込データ入力において受取り、そして、線
路９１を経て受取られるカウンタ７８の中味によ
つてアドレスされる４つのセルのうちの１つに、
その結果の16ビツト数量を蓄積する。このように
して、対応する被測定導線が論理的に真である時
に取られるサンプルに対してRAM７９の各セル
の中味は、インクリメントされる（すなわち、中
味は１だけ増加される）。第５図はこの動作のタ
イミングの詳細を示す。 RAM７９は、観察されるべき各々の被測定導
線のデユテイ・サイクルの測定を可能にするため
に他の手段（図示しない）によつて受取られう
る。RAM７９のようなランダム・アクセス・メ
モリの読取として広く知られているので、こゝで
は詳しく説明しない。

【図面の簡単な説明】

第１図は基本的なサンプリング素子を示し、第
２図は基本的なサンプリング素子のタイミングを
示し、第３図は測定データを累算するために使用
されるカウンタを示し、第４図は測定データを累
算するために使用されるRAMを示し、第５図は
測定データを累算するためにRAMを使用する実
施例のタイミングを示す。 図面の符号の説明、１０：発振器、１１：カウ
ンタ、１２：マルチバイブレータ、１３：プログ
ラム可能なリード・オンリーメモリ、１４，１
５，１６，１７，１８：アンド・ゲート、２０，
２１，２２，２３：事象カウンタ、３０，３１，
３２，３３：線路、５０，５１，５２，５３：線
路。

Claims (1)

1. 【特許請求の範囲】 １ 周期的信号通知手段、 乱数表、 周期的信号通知手段と乱数表に接続されてお
   り、周期的信号通知手段に従つて乱数表の異なつ
   たエントリーにアクセスする手段、 アクセス手段に接続されており、乱数表の異な
   つたエントリーの値に基づいてサンプルを取るべ
   きことを信号通知する手段、 被測定導線と信号通知手段に接続されており、
   サンプルを取るべきことが信号通知された時、そ
   れぞれ複数の被測定導線の状態を同時にサンプリ
   ングする手段、および サンプリング手段と信号通知手段に接続されて
   おり、サンプルを取るべきことが信号通知された
   時、被測定導線の状態を記録する手段 が設けられていることを特徴とする、複数の被測
   定導線に生じるデイジタル事象を測定する装置。 ２ 乱数表のエントリーである複数のアドレス指
   定可能な場所を有するメモリ、 発振器、 発振器とメモリに接続されており、発振器の各
   サイクルごとにメモリの複数のアドレス指定可能
   な場所のうち１つを順にアドレス指定するカウン
   タ、 メモリに接続されており、メモリの複数のアド
   レス指定可能な場所のうち１つの内容に基づいて
   サンプルを取るべきことを信号通知する手段、 複数の被測定導線と信号通知手段に接続されて
   おり、信号通知手段がサンプルを取るべきことを
   表示した時、それぞれ複数の被測定導線の状態を
   同時にサンプリングする手段、および サンプリング手段と信号通知手段に接続されて
   おり、信号通知手段がサンプルを取るべきことを
   表示した時、それぞれ複数の被測定導線の状態を
   記録する手段 が設けられていることを特徴とする、複数の被測
   定導線に生じるデイジタル事象を測定する装置。 ３ 記録手段が複数のカウンタを有し、これらカ
   ウンタが、サンプリング手段と信号通知手段に接
   続されており、それぞれ複数のカウンタが、複数
   の被測定導線の１つに付属しており、かつサンプ
   ルを取るべきことを信号通知手段が表示し、かつ
   複数の被測定導線の付属の１つが所定の状態にあ
   ることをサンプリング手段が表示した場合にだ
   け、それぞれ複数のカウンタがインクリメントさ
   れる、特許請求の範囲第２項記載の装置。 ４ 記録手段が、複数のアドレス指定可能な場所
   を有する第２のメモリを有し、第２のメモリのそ
   れぞれ複数のアドレス指定可能な場所が、複数の
   被測定導線の１つに付属しており、また記録手段
   が、サンプリング手段、信号通知手段および第２
   のメモリに接続されたインクリメント手段を有
   し、サンプルを取るべきことを信号通知手段が表
   示し、かつ複数の被測定導線の付属の１つが所定
   の状態にあることをサンプリング手段が表示した
   場合にだけ、このインクリメント手段が、第２の
   メモリのそれぞれ複数のアドレス指定可能な場所
   をインクリメントする、特許請求の範囲第２項記
   載の装置。