JPS63313246A - パワ−オフ回路 - Google Patents
パワ−オフ回路Info
- Publication number
- JPS63313246A JPS63313246A JP62149333A JP14933387A JPS63313246A JP S63313246 A JPS63313246 A JP S63313246A JP 62149333 A JP62149333 A JP 62149333A JP 14933387 A JP14933387 A JP 14933387A JP S63313246 A JPS63313246 A JP S63313246A
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- cpu
- counter
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はパワーオフ回路に関し、特にCPUの暴走時に
も、強制的に電源をオフすることが可能なパワーオフ回
路に関する。
も、強制的に電源をオフすることが可能なパワーオフ回
路に関する。
従来技術 ゛
従来知られているパワーオフ回路は、セット時間の経過
後、パワーオフ動作を行うものであり、通常動作中に何
等かのトラブルでCPUが暴走したりすると、データ破
壊を起こす場合があった。
後、パワーオフ動作を行うものであり、通常動作中に何
等かのトラブルでCPUが暴走したりすると、データ破
壊を起こす場合があった。
これは、従来のパワーオフ回路が、CPUが正常動作を
行うことを前提として、セット時間が経過すると、各デ
ータ処理が終了するものとして、パワーオフを行ってい
たためである。しかし、この回路では、何等かの原因で
CPUが暴走するとデータ処理ができなくなり、パワー
オフが何時までたってもできないことになり、データ破
壊やユニット破壊、また、最悪の場合、火災になるとい
う重大な問題があった。
行うことを前提として、セット時間が経過すると、各デ
ータ処理が終了するものとして、パワーオフを行ってい
たためである。しかし、この回路では、何等かの原因で
CPUが暴走するとデータ処理ができなくなり、パワー
オフが何時までたってもできないことになり、データ破
壊やユニット破壊、また、最悪の場合、火災になるとい
う重大な問題があった。
目 的
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のパワーオフ回路における上述の如
き問題を解消し、CPUの暴走時にも、強制的に電源を
オフすることが可能なパワーオフ回路を提供することに
ある。
するところは、従来のパワーオフ回路における上述の如
き問題を解消し、CPUの暴走時にも、強制的に電源を
オフすることが可能なパワーオフ回路を提供することに
ある。
構 成
本発明の上記目的は、CPUを含むシステムのパワーオ
フ回路にお4Nで、クロック発生手段からの信号により
カウントアツプされ、前記CPUからの信号により定期
的にクリアされる2つのカウンタを設けて、前記CPU
からのクリア信号がなく、前記カウンタの少なくとも一
方が設定された値に達した場合に、システムのパワーオ
フ信号を発生する如く構成したことを特徴とするパワー
オフ回路によって達成される。
フ回路にお4Nで、クロック発生手段からの信号により
カウントアツプされ、前記CPUからの信号により定期
的にクリアされる2つのカウンタを設けて、前記CPU
からのクリア信号がなく、前記カウンタの少なくとも一
方が設定された値に達した場合に、システムのパワーオ
フ信号を発生する如く構成したことを特徴とするパワー
オフ回路によって達成される。
本発明においては、システムのパワーオフ信号を発生す
る手段を、通常は、CPUから定期的に供給されるクリ
ア信号により抑制しておき、何等かの異常により、上記
CPUからのクリア信号が途絶えた場合には、上記抑制
が効かなくなって、システムのパワーオフ信号を発生す
る手段を動作させるというものである。
る手段を、通常は、CPUから定期的に供給されるクリ
ア信号により抑制しておき、何等かの異常により、上記
CPUからのクリア信号が途絶えた場合には、上記抑制
が効かなくなって、システムのパワーオフ信号を発生す
る手段を動作させるというものである。
以下、本発明の構成を、実施例に基づいてより詳細に説
明する。
明する。
第1図は本発明の一実施例を示すパワーオフ回路の構成
図である。図において、1はCPUであり、その出力S
i、S2は交互にカウンタ(A)3とカウンタ(B)4
へクリア信号(CL R)を出力し、各カウンタをクリ
アする。また、2はクリスタルであり、上記カウンタ(
A)3とカウンタ(B)4のカウントアツプ用クロック
信号(CLK)を出力する。カウンタ(A)3とカウン
タ(B)4は、通常、CPUIの動作時は、上記CLK
入力に同期してカウントアツプを行って行くが、カウン
タのOUT端子から出力される前に、CPUIから上述
のCLR信号が入力されて、カウントクリアされ、再度
カウントを始める如く構成されている。
図である。図において、1はCPUであり、その出力S
i、S2は交互にカウンタ(A)3とカウンタ(B)4
へクリア信号(CL R)を出力し、各カウンタをクリ
アする。また、2はクリスタルであり、上記カウンタ(
A)3とカウンタ(B)4のカウントアツプ用クロック
信号(CLK)を出力する。カウンタ(A)3とカウン
タ(B)4は、通常、CPUIの動作時は、上記CLK
入力に同期してカウントアツプを行って行くが、カウン
タのOUT端子から出力される前に、CPUIから上述
のCLR信号が入力されて、カウントクリアされ、再度
カウントを始める如く構成されている。
上述の如き動作により、上記カウンタ(A)3とカウン
タ(B)4は、CPU1から交互にカウントクリアされ
るので、通常は、カウンタ(A)3およびカウンタ(B
)4のOUT端子からの出力はtt L ljのままに
なっている。この状況を第2図のタイミングチャートに
示す。なお、ここでは、カウンタ(A)3とカウンタ(
B)4は、(F)、、に設定されているものとする。
タ(B)4は、CPU1から交互にカウントクリアされ
るので、通常は、カウンタ(A)3およびカウンタ(B
)4のOUT端子からの出力はtt L ljのままに
なっている。この状況を第2図のタイミングチャートに
示す。なお、ここでは、カウンタ(A)3とカウンタ(
B)4は、(F)、、に設定されているものとする。
しかし、CPUIの暴走が発生したような場合には、上
述のCLR信号が入力されなくなり、カウンタ(A)3
とカウンタ(B)4に対する、CPU1からの交互のカ
ウントクリアが行わ九なくなるので、カウンタ(A)3
とカウンタ(B)4のOUT端子からの出力は“H”と
なり、これは、オアゲート5を通って、パワーオフ信号
として外部へ出力され、電源の切断信号となる。
述のCLR信号が入力されなくなり、カウンタ(A)3
とカウンタ(B)4に対する、CPU1からの交互のカ
ウントクリアが行わ九なくなるので、カウンタ(A)3
とカウンタ(B)4のOUT端子からの出力は“H”と
なり、これは、オアゲート5を通って、パワーオフ信号
として外部へ出力され、電源の切断信号となる。
第3図、第4図に、CPUIのS工信号9S2信号が動
作しない場合、第5図にS1信号およびS2信号の両方
が動作しない場合のタイミングチャートを示す。
作しない場合、第5図にS1信号およびS2信号の両方
が動作しない場合のタイミングチャートを示す。
なお、本実施例において回路内にカウンタを2つ有する
のは、CPUIの暴走時に、片方のカウンタでプログラ
ムがハングアップ状態になって、カウントができなくな
っても、他方のカウンタが動作して、パワーオフ信号を
出力できるようにするためである。
のは、CPUIの暴走時に、片方のカウンタでプログラ
ムがハングアップ状態になって、カウントができなくな
っても、他方のカウンタが動作して、パワーオフ信号を
出力できるようにするためである。
効 果
以上述べた如く、本発明によれば、CPUを含むシステ
ムのパワーオフ回路において、クロック発生手段からの
信号によりカウントアツプされ、前記CPUからの信号
により定期的にクリアされる2つのカウンタを設けて、
前記CPUからのクリア信号がなく、前記カウンタの少
なくとも一方が設定された値に達した場合に、システム
のパワーオフ信号を発生する如く構成したので、CPU
の暴走時にも1強制的に電源をオフすることが可能なパ
ワーオフ回路を実現できるという顕著な効果を奏するも
のである。
ムのパワーオフ回路において、クロック発生手段からの
信号によりカウントアツプされ、前記CPUからの信号
により定期的にクリアされる2つのカウンタを設けて、
前記CPUからのクリア信号がなく、前記カウンタの少
なくとも一方が設定された値に達した場合に、システム
のパワーオフ信号を発生する如く構成したので、CPU
の暴走時にも1強制的に電源をオフすることが可能なパ
ワーオフ回路を実現できるという顕著な効果を奏するも
のである。
第1図は本発明の一実施例を示すパワーオフ回路の構成
図、第2図〜第5図はその動作を示すタイミングチャー
トである。 1 : C:PU、2:クリスタル、3,4:カウンタ
、5ニオアゲート、CLR:クリア信号、CLK:クロ
ック信号。
図、第2図〜第5図はその動作を示すタイミングチャー
トである。 1 : C:PU、2:クリスタル、3,4:カウンタ
、5ニオアゲート、CLR:クリア信号、CLK:クロ
ック信号。
Claims (1)
- (1)CPUを含むシステムのパワーオフ回路において
、クロック発生手段からの信号によりカウントアップさ
れ、前記CPUからの信号により定期的にクリアされる
2つのカウンタを設けて、前記CPUからのクリア信号
がなく、前記カウンタの少なくとも一方が設定された値
に達した場合に、システムのパワーオフ信号を発生する
如く構成したことを特徴とするパワーオフ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62149333A JPS63313246A (ja) | 1987-06-16 | 1987-06-16 | パワ−オフ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62149333A JPS63313246A (ja) | 1987-06-16 | 1987-06-16 | パワ−オフ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63313246A true JPS63313246A (ja) | 1988-12-21 |
Family
ID=15472814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62149333A Pending JPS63313246A (ja) | 1987-06-16 | 1987-06-16 | パワ−オフ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63313246A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299247A (ja) * | 2006-05-01 | 2007-11-15 | Nec Computertechno Ltd | システム制御装置、およびシステム制御回路を備えたサーバ装置 |
-
1987
- 1987-06-16 JP JP62149333A patent/JPS63313246A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299247A (ja) * | 2006-05-01 | 2007-11-15 | Nec Computertechno Ltd | システム制御装置、およびシステム制御回路を備えたサーバ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63313246A (ja) | パワ−オフ回路 | |
JP3144811B2 (ja) | 監視タイマ回路 | |
JPS61255445A (ja) | Cpu監視回路 | |
JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 | |
JPH08221041A (ja) | 表示装置の同期制御回路 | |
JPH0215320A (ja) | 時計機構制御方式 | |
JPS61109127A (ja) | タイマカウンタ | |
JPH0433117A (ja) | ウオッチドッグタイマ回路 | |
JP2580673B2 (ja) | 電源制御装置 | |
JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
JP3025318U (ja) | リセット信号発生装置 | |
JP2000057021A (ja) | ウォッチドックタイマの停止方法 | |
JPS61123943A (ja) | マイクロプロセツサ装置 | |
JPH10326194A (ja) | 割込み制御システム | |
JPS61169945A (ja) | Cpu監視回路 | |
JPH02153653A (ja) | 低消費電力モード制御回路 | |
JPH04175937A (ja) | マイクロコンピュータ | |
JPS60250445A (ja) | ウオツチドツグタイマ | |
JPS62105217A (ja) | 信号発生回路 | |
JPH0119798B2 (ja) | ||
JPS6310246A (ja) | マイクロプロセサのアドレス出力方式 | |
JPS6286419A (ja) | 集積回路装置 | |
JPS60213111A (ja) | デイジタル回路装置のクロツク信号発生回路 | |
JPH0496188A (ja) | シングルチップ・マイクロコンピュータ | |
JPH0594427A (ja) | 分散プロセツサシステムの障害監視方式 |